Бесплатная библиотека стандартов и нормативов www.docload.ru

Все документы, размещенные на этом сайте, не являются их официальным изданием и предназначены исключительно для ознакомительных целей.
Электронные копии этих документов могут распространяться без всяких ограничений. Вы можете размещать информацию с этого сайта на любом другом сайте.
Это некоммерческий сайт и здесь не продаются документы. Вы можете скачать их абсолютно бесплатно!
Содержимое сайта не нарушает чьих-либо авторских прав! Человек имеет право на информацию!

 

ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР

ФАСТБАС

МОДУЛЬНАЯ БЫСТРОДЕЙСТВУЮЩАЯ СИСТЕМА
СБОРА ДАННЫХ

ГОСТ 34.340-91
(МЭК 935-90)

КОМИТЕТ СТАНДАРТИЗАЦИИ И МЕТРОЛОГИИ СССР

Москва

СОДЕРЖАНИЕ

Предисловие. 4

Предисловие научного редактора русского текста. 4

Введение. 9

Глава 1. Назначение, область применения и вводный обзор. 10

1.1. Назначение и область применения. 10

1.2. Введение и общие сведения. 10

1.2.1. ФАСТБАС-операции. 13

1.2.2. Соединители сегментов СС.. 16

1.2.3. Регистры управления и статуса. 17

1.2.4. Географическая адресация. 17

1.2.5. Передача блока и принудительная передача блока. 18

1.2.6. Операции с фиксированным адресом и заблокированным арбитражем.. 19

1.2.7. Сканирование редких данных. 20

1.2.8. Широкие операции. 20

1.2.9. Арбитраж владения магистралью.. 21

1.2.10. Прерывания. 22

1.2.11. Таймирование. 22

1.2.12. Инициализация. 23

1.2.13. Средства диагностики. 23

Глава 2. Условия, определения, сокращения и символы.. 24

2.1. Интерпретация настоящего стандарта. 24

2.2. Обозначения и условия логических сигналов. 24

2.3. Определения. 25

2.4. Буквенные обозначения. 31

2.5. Символы.. 32

Глава 3. Сигналы, сигнальные линии и штырьки разъемов. 33

3.1. Типы сигнальных линий. 33

3.2. Обозначения характера сигналов. 33

3.3. Краткое описание сигналов, линий и штырьков. 34

3.3.1. AS - строб адреса (Т, мастер) 34

3.3.2. АК - подтверждение приема адреса (Т, слуга или вспомогательная логика ВЛ) 34

3.3.3. EG - разрешение географической адресации (УТ, мастер или ВЛ) 34

3.3.4. MS - выбор режима передачи (У, мастер) 34

3.3.5. AD - адрес/данные (И, мастер или слуга) 34

3.3.6. SS - состояние слуги (И, слуга) 35

3.3.7. DS - строб данных (Т, мастер) 35

3.3.8. DK - подтверждение приема данных (Т, слуга или ВЛ) 35

3.3.9. RD - чтение (У, мастер) 35

3.3.10. РЕ - разрешение контроля по четности (И, мастер или слуга) 35

3.3.11. РА - четность (И, мастер или слуга) 35

3.3.12. WT - ожидание (А, любое устройство) 35

3.3.13. AR - запрос на арбитраж (А, мастер) 35

3.3.14. AG - разрешение на арбитраж (ТА, вспомогательная логика) 35

3.3.15. AL - уровень арбитража (ИА, мастер) 35

3.3.16. GК - подтверждение приема разрешения на арбитраж (ТА, мастер) 36

3.3.17. AI - запрет запроса на арбитраж (УА, вспомогательная логика) 36

3.3.18. SR - запрос на обслуживание (А, мастер или слуга) 36

3.3.19. RB - сброс магистрали (А, мастер или мастер через СС) 36

3.3.20. ВН - магистраль остановлена (У, вспомогательная логика) 36

3.3.21. GA - географический адрес (Ф, запаянная кодирующая схема) 36

3.3.22. ТР - Т-штырьки (И, слуга) 36

3.3.23. DL, DR - цепная связь (И, мастер или слуга) 36

3.3.24. ТХ, RX - линии Последовательной сети (А, мастер или слуга) 37

3.3.25. TR - согласованные линии ограниченного применения. 37

3.3.26. UR - несогласованные линии ограниченного применения. 37

3.3.27. Другие линии и штырьки. 37

3.4. Нагрузка линий. 37

3.4.1. Допустимые пределы токов и напряжений для сигнальных линий и F-штырьков. 37

Глава 4. ФАСТБАС-операции. Адресация. 37

4.1. Логическая адресация. 38

4.2. Географическая адресация. 40

4.3. Широкая адресация. 41

4.3.1. Как мастер управляет широкой операцией. 42

4.3.2. Ответ слуги на широкие операции. 44

4.4. Вторичная адресация. 45

4.5. Операция сканирования редких данных и узорного выбора устройств. 46

Глава 5. Операция ФАСТБАС. Таймирование, последовательности и ответные действия. 47

5.1. Общие требования к таймированию взаимодействия мастер/слуга. 48

5.1.1. Требования к таймированию сигналов мастера. 48

5.1.2. Требования к таймированию сигналов слуги. 50

5.1.3. Использование линии ожидания (WT) 50

5.2. Первичные адресные циклы.. 51

5.2.1. Последовательность действий мастера для формирования сигнала AS. 52

5.2.2. Ответные действия слуги на сигнал AS (u) 53

5.2.3. Ответные действия мастера на сигнал АК(u) 55

5.3. Операции. 56

5.3.1. Последовательность действий мастера для формирования сигнала DS. 57

5.3.2. Ответные действия слуги на сигнал DS (t). 59

5.3.3. Обсуждение ответов по линиям «статус слуги». 59

5.3.4. Реакция мастера на DK (t) 62

5.4. Использование линии «сброс магистрали» (RB) 63

5.4.1. Формирование сигнала RB мастером.. 63

5.4.2. Ответныe действия слуги на сигнал RB.. 63

5.5. Ответные действия устройства на включение питания. 63

Глава 6. Арбитраж в магистрали. 63

6.1. Использование линий магистрали в процессе арбитража. 64

6.2. Процесс арбитража. 66

6.3. Правила арбитража. 69

6.3.1. Формирование мастером сигнала AR и пропускание соединителем сегментов сигнала АR.. 69

6.3.2. Установка и снятие сигнала AI схемой УТА.. 70

6.3.3. Установка и снятие сигнала AG схемой УТА.. 70

6.3.4. Установка и снятие сигнала AL мастером.. 70

6.3.5. Установка и снятие сигнала GK мастером.. 71

6.4. Арбитраж системного уровня. 72

Глава 7. Вспомогательная логика в сегменте. 73

7.1. Управление таймированием арбитража (УТА) 73

7.1.1. Формирование сигнала AI схемой УТА.. 73

7.1.2. Формирование сигнала AG схемой УТА.. 73

7.2. Управление географической адресацией. 74

7.3. Формирование системного подтверждения при широкой операции. 75

7.4. Управление «работа/останов» и сигнал «магистраль остановлена». 76

7.5. Согласователи. 77

7.6. Вспомогательная логика для крейт-сегментов. 77

7.7. Вспомогательная логика для кабель-сегментов. 78

Глава 8. Область адресов регистров управления и состояний. 78

8.1. Функции селективной установки и сброса. 79

8.2. Распределение области адресов нормальных CSR-регистров. 80

8.3. CSR-регистр 0. 81

8.3.1. Идентификаторы устройств и их распределение. 81

8.3.2. Распределение битов управления и статуса. 82

8.4. CSR-регистр 1. 84

8.5. CSR-регистр 2. 85

8.6. CSR-регистр 3. 87

8.7. CSR-регистр 4. 87

8.8. CSR-регистр 5. 88

8.9. CSR-регистр 6. 88

8.10. CSR-регистр 7. 88

8.11. CSR-регистр 8. 88

8.12. CSR-регистр 9. 88

8.13. CSR-регистры с Ah no Fh. 89

8.14. CSR-регистры с 20h no 3Fh. 89

8.15. CSR-регистры с 70h no 81h. 89

8.16. CSR-регистры с AOh пo AFh, с BOh пo BFh и COh и CFh. 90

8.17. CSR-регистры с 8000 0000h пo BFFF FFFFh, параметрическая область. 90

8.18. Сброс битов CSR-регистров. 92

Глава 9. Прерывания. 92

9.1. Операция прерывания. 93

9.2. Линия «запрос на обслуживание». 94

Глава 10. Соединение сегментов. 95

10.1. Типы соединителей сегментов. 96

10.2. Пропускание операций. 97

10.3. Разрешение конфликтов. 98

10.4. Маршрутные таблицы.. 98

10.5. Регистры управления и состояний в СС.. 100

10.5.1. Регистр CSR# 0 - идентификатор, статус и управление. 100

10.5.2. CSR# 1 - уровень арбитража дальней стороны.. 102

10.5.3. CSR# 8 - уровень арбитража ближней стороны.. 102

10.5.4. CSR# 9 - управление таймерами. 103

10.5.5. СSR# 40h - адрес маршрутной таблицы.. 103

10.5.6. CSR# 41h - данные маршрутной таблицы.. 103

10.5.7. CSR# 42h - географический адрес ближней стороны.. 103

10.5.8. CSR# 43h - географический адрес дальней стороны.. 104

10.5.9. Результаты различных действий над битами CSR-регистров в СС.. 104

10.6. Маршрутные таблицы.. 104

10.6.1. Информация о пропускании, месте назначения и базовом адресе. 104

10.6.2. Правила формирования. 105

10.7. Действия соединителей сегментов. 105

10.7.1. Распознавание адреса. 105

10.7.2. Участие соединителя сегментов в арбитраже. 106

10.7.3. Разрешение конфликтов. 106

10.7.4. Отрицательные ответы.. 107

10.7.5. Модификация географических и широких адресов. 108

10.7.6. Пропускание операции. 108

10.7.7. Использование и формирование СС сигнала «четность». 110

10.7.8. Ответные действия СС на сигнал RB.. 110

10.7.9. Требования к таймированию.. 110

10.8. Регистр базового адреса. 111

Глава 11. Блочные и принудительные передачи. 111

11.1. Завершение блочных и принудительных передач. 112

11.2. Увеличение внутреннего адреса при блочной передаче. 113

11.3. Устройства типа ПВПВ и ошибки при передаче данных. 113

Глава 12. Характеристики сигналов. 114

12.1. Уровни сигналов. 114

Глава 13. Модули. 115

13.1. Печатная плата модуля. 115

13.1.1. Площадка заземления для разряда статических зарядов. 116

13.1.2. Ребра жесткости. 116

13.2. Разъемы.. 116

13.2.1. Сегментный разъем.. 116

13.2.2. Вспомогательный разъем модуля. 117

13.2.3. Разъемы других типов. 124

13.2.4. Обозначения контактов сегментного и вспомогательного разъемов. 124

13.3. Рабочие температуры и рассеяние тепла. 124

13.3.1. Температурные режимы микросхем и модулей. 124

13.3.2. Энергорассеяние. 125

13.3.3. Охлаждение. 126

13.4. Передняя панель. 126

13.5. Индикаторы режимов работы модуля. 127

13.6. Обозначения используемых источников питания. 127

13.7. Переходные процессы.. 127

Глава 14. Крейты.. 127

14.1. Конструкция крейта. 127

14.2. Задняя плата крейта. 127

14.2.1. Сегментный разъем крейта и примыкающий монтаж.. 128

14.2.2. Вспомогательный разъем крейта. 131

14.2.3. Направляющие разъемов. 132

14.2.4. Требования к проводникам на задней плате. 132

14.2.5. Другие элементы задней платы.. 132

14.3. Охлаждение. 132

14.4. Блок переключения работа/останов. 133

14.5. Печатные платы, устанавливаемые с тыльной стороны задней платы.. 133

14.6. Маркировка крейтов. 134

14.7. Контакты для разряда статических зарядов. 134

Глава 15. Питание. 135

Глава 16. Кабель сегмент. 135

16.1. Сигналы в кабель-сегменте. 135

16.2. Разъемы кабель-сегментов и назначения контактов. 136

Приложение А Требования к оборудованию при различных вариантах его реализации. 138

А.1. Реализация на элементах ЭСЛ.. 138

А.1.1. Уровни сигналов и условия соединения элементов ЭСЛ.. 138

А.1.2. Длительности сигналов при использовании микросхем ЭСЛ.. 140

А.1.3. Выдержка. 140

А.1.4. Время срабатывания. 140

А.1.5. Согласователи. 140

А.1.6. Требования к токам генератора сигнала GA.. 140

А.1.7. Разница в температурах корпусов микросхем.. 140

А.1.8. Распределение модулей вдоль крейт-сегментов. 140

Приложение В Соединения через разъемы передней панели при использовании элементов ЭСЛ.. 142

В.1. Амплитуды и логические уровни сигналов. 142

В.2. Кабели. 142

В.3. Разъемы.. 142

В.4. Формирователи, приемники и согласователи. 142

Приложение С Реализация кабель-сегментов. 143

С.1. Электрические характеристики кабель-сегмента. 145

С.2. Реализация кабель-сегмента на элементах ЭСЛ.. 146

Приложение D Примеры построения логических цепей мастера. 146

D.1. Цепи арбитража в мастере. 146

Приложение Е Соединитель сегментов системы фастбас типа S-1. 147

Е.1. Общая характеристика соединителей сегментов типа S-1. 147

Е.1.1. Тип соединителя. 147

Е.1.2. Конструктивное исполнение. 147

Е.1.3. Кабель-сегмент. 148

Е.1.4. Поле адреса группы.. 148

Е.1.5. Маршрутная таблица. 148

Е.1.6. CSR# 0- идентификатор, статус и управление. 148

Е.2. Устройство передней панели. 148

Приложение F Конструкция модулей. 149

F.1. Типовые варианты конструкции модулей. 149

приложение G Примеры построения крейтов типа А.. 149

G.1. Крейт типа А.. 150

G.1.1. Конструкция крейта типа А.. 150

G.1.2. Задняя панель крейта типа А.. 150

G.2. Пример построения крейта типа А.. 150

G.3. Средства для монтажа схемных плат за задней платой. 150

Приложение H Примеры построения крейтов и модулей типа W... 154

Н.1. Крейт типа W... 154

Н.1.1. Конструкция крейта типа W... 154

Н.1.2. Пример построения крейта типа W... 155

Н.2. Построение модулей для крейта типа W... 155

Приложение I Типовые источники питания. 157

I.1. Источник питания с высоким к.п.д. 157

I.1.1. Общая характеристика. 157

I.1.2. Коэффициент полезного действия. 157

I.1.3. Диапазон температур окружающего воздуха. 157

I.1.4. Напряжение сети. 158

I.1.5. Выходные напряжения. 158

I.1.6. Дистанционные измерения. 158

I.1.7. Отклонения и стабильность питания. 158

I.1.8. Температурный коэффициент. 158

I.1.10. Время восстановления и перерегулирования при включении и отключении. 159

I.1.11. Токовые и электромагнитные наводки. 159

I.1.12. Выходные клеммы. 159

I.1.13. Органы настройки напряжений. 159

I.1.14. Средства защиты.. 159

I.1.15. Средства контроля. 160

I.1.16. Задание предельных напряжений. 160

I.1.17. Внешнее управление срабатыванием разъединителя. 160

I.1.18. Включаемая сетевая розетка. 160

I.1.19. Передняя панель. 160

I.1.20. Установка в корпус. 160

I.1.21. Охлаждение. 160

I.2. Источник питания с пониженным уровнем шумов. 161

I.2.1. Общая характеристика. 161

I.2.2. Коэффициент полезного действия. 161

I.2.3. Диапазон температур окружающего воздуха. 161

I.2.4. Напряжение сети. 161

I.2.5. Выходные напряжения. 161

I.2.6. Дистанционные измерения. 161

I.2.7. Отклонения и стабильность питания. 161

I.2.8. Температурный коэффициент. 161

I.2.9. Шум и пульсация. 161

I.2.10. Время восстановления и перерегулирования при включении и отключении. 161

I.2.11. Токовые и электромагнитные наводки. 161

I.2.12. Выходные клеммы. 161

I.2.13. Органы настройки напряжений. 161

I.2.14. Средства защиты.. 161

I.2.15. Средства контроля. 161

I.2.16. Задание предельных напряжений. 161

I.2.17. Внешнее управление срабатыванием разделителя. 161

I.2.18. Включаемая сетевая розетка. 161

I.2.19. Передняя панель. 161

I.2.20. Установка в корпус. 161

I.2.21. Охлаждение. 161

Приложение J Процедуры обработки ненулевого статуса. 161

J.1. Ошибки при выполнении адресного цикла. 162

J.1.1. Превышение лимита времени при передаче адреса. 162

J.1.2. Ошибка по четности при передаче адреса. 162

J.1.3. SS-1 при передаче адреса «магистраль занята». 162

J.1.4. SS-2 при передаче адреса «неисправность магистрали». 162

J.1.5. SS-3 при передаче адреса «магистраль не принимает». 162

J.1.6. Ответы СС с кодами SS-1, SS-2 или SS-3 «общее описание». 162

J.1.7. Прослеживание маршрута, пройденного операцией. 163

J.1.8. SS = 4 при передаче адреса «зарезервированный код». 163

J.1.9. SS = 5 при передаче адреса «зарезервированный код». 163

J.1.10. SS = 6 при передаче адреса «зарезервированный код». 163

J.1.11. SS = 7 при передаче адреса «несуществующий IA» (принят) 163

J.2. Превышение лимита времени при передаче данных. 163

J.3. Ответы на запросы статуса слуги. 164

J.3.1. SS = 0 - исправная работа. 164

J.3.2. SS = 1 - занят. 164

J.3.3. SS = 2 - конец блока. 164

J.3.4. SS = 3 - определяется пользователем.. 164

J.3.5. SS = 4 - зарезервирован. 164

J.3.6. SS = 5 - зарезервирован. 164

J.3.7. SS = 6 - ошибочные данные (забракованы) 164

J.3.8. SS = 7 - ошибочные данные (приняты) 164

J.4. Реакция хозяина на сообщения об ошибках. 165

J.5. Ошибки при обмене данными со стеками ПВПВ и портами ввода/вывода. 165

J.5.1. Введение. 165

J.5.2. Ошибки при операциях чтения. 166

J.5.3. Ошибки при операциях записи. 166

Приложение К Компоненты.. 167

К.1. Разъемы.. 167

К.1.1. Разъемы модуля. 167

К.1.2. Сегментные и вспомогательные разъемы для крейта. 167

Приложение L Требования к конструкции и системе. 168

L.1. Внутренние соединения в системе питания. 168

L.2. Конструкция печатной платы.. 168

L.2.1. Материал для изготовления платы.. 168

L.2.2. Процедура пайки. 168

L.3. Конструкция задней панели крейта. 168

L.3.1. Защитное покрытие задней панели. 168

L.3.2. Штырьки сегментного разъема. 168

Приложение А.2 Реализация при ттл-уровнях сигналов на платах модулей и при бтл-уровнях в магистрали крейт-сегмент - система расширенный ФАСТБАС (РФБ) 180

А.2.2. Введение. 180

А.2.3. Состав системы Расширенный ФАСТБАС и ее характеристики. 181

А.2.4. Основное назначение подсистем ФАСТБАС.. 183

А.2.5. Особенности конструкции модулей и крейтов. 183

А.2.6. Регистры управления и состояний CSR.. 185

А.2.7. Соединители сегментов. 189

А.2.8. Питание. 195

ПРЕДИСЛОВИЕ

1. Официальные решения или соглашения МЭК по техническим вопросам, подготовленные техническими комитетами, в которых представлены все заинтересованные национальные комитеты, выражают с возможной точностью международную согласованную точку зрения по рассматриваемым вопросам.

2. Решения представляют собой рекомендации для международного пользования и в этом виде принимаются национальными комитетами.

3. В целях содействия международной унификации МЭК выражает пожелание, чтобы все национальные комитеты приняли текст рекомендаций МЭК в качестве своих национальных стандартов, насколько это позволят условия каждой страны. Любые расхождения между рекомендациями МЭК и соответствующими национальными стандартами должны быть, по возможности, четко изложены в стандартах.

4. МЭК не дает каких-либо критериев обозначения соответствия оборудования рекомендациям МЭК и не несет ответственности в случае заявления, что оно соответствует требованиям хотя бы одной из них.

ПРЕДИСЛОВИЕ НАУЧНОГО РЕДАКТОРА РУССКОГО ТЕКСТА

Техническое задание на разработку системы Фастбас было сформулировано группой ядерных электронщиков, работающих в ведущих институтах США, к июлю 1977 г. Разработку стандарта финансировало Министерство энергетики. Разработчики собирались для обсуждения промежуточных результатов и возникающих проблем не реже чем раз в квартал в течение пяти лет. К 1980 г. появилась первая версия стандарта, затем ежеквартально выпускались обновленные версии. Специалисты европейских институтов, объединенные комитетом European Standards on Nuclear Electronics (ESONE), анализировали версии и предлагали свои рекомендации. К ноябрю 1982 г. разработка была завершена - комитет Nuclear Instruments Modules (NIM) объявил о принятии стандарта.

Началась разработка аппаратуры в стандарте Фастбас. Наиболее значительные результаты публиковал и публикует журнал «IЕEE Transactions on Nuclear Science».

На основе накопившегося опыта стандарт Фастбас был уточнен и в 1986 г. стал национальным стандартом США ANSI/IEEE Std 960-1986. В сентябре 1983 г. стандарт был представлен в Технический комитет № 45 Международной электротехнической комиссии, а в январе 1987 г. ТК 45 принял решение о публикации стандарта Фастбас в качестве стандарта МЭК-935, он вышел в свет в июне 1990 г. Настоящий стандарт является аутентичным переводом стандарта.

В Приложении А.1 в качестве примера описана реализация логического протокола Фастбас на быстродействующих ЭСЛ-элементах. Большая плата модуля размером (366,7×400) мм позволяет разместить большое число ЭСЛ-микросхем и рассеять мощность до 75 Вт на каждый модуль единичной ширины. Этот вариант реализации нацелен на создание наиболее быстродействующей стационарной аппаратуры.

В гл. 12 оговорена возможность реализации протокола на элементах любого типа. Учитывая это, группа специалистов (С.Г. Басиладзе, В.В. Кипаренко, О.А. Никольский, В.Н. Тресоруков и К.Э. Эрглис) предложила реализовать протокол Фастбас на экономичных ТТЛ- и КМОП-микросхемах при БТЛ-уровнях сигналов в магистрали. Более высокая степень интеграции микросхем и малое потребление энергии позволили уменьшить размеры модулей и крейтов, обеспечивая возможность применения аппаратуры в цехах и на бортах. Было предложено также дополнить стандарт выборкой байтов данных и модификацией длины адресного слова. Расширение стандарта Фастбас описано в приложении А.2, которое подготовил К. Эрглис при участии С. Басиладзе.

Весной 1987 г. проект настоящего стандарта (в виде перевода проекта стандарта МЭК с дополнением А.2) был разослан в 30 предприятий разных ведомств. Из 23 ответивших предприятий 12 высказались за использование расширенного стандарта Фастбас в качестве основы Единой системы магистрально-модульной многопроцессорной информационно-измерительно-управляющей аппаратуры (ЕС МММИИУА), а остальные предприятия предложили использовать другие стандарты.

Следует особо отметить две характеристики стандарта Фастбас: точное определение функций каждого бита в стандартизованных регистрах управления и состояний (гл. 8) и описание логического протокола соединителей сегментов (гл. 10).

Стандартизация функций битов РУС позволила создать второй стандарт Фастбас - Fastbus Standard Routines (IEEE Std 1177-1989 или МЭК-1052 (апрель 1991 г.), который определяет специализированный макроассемблер для программирования операций на магистралях Фастбас. Этот стандарт в переводе на русский язык также целесообразно издать в качестве Государственного стандарта.

Протокол соединителей сегментов содержит, в частности, правила определения маршрутных таблиц, запоминаемых в соединителях. Это позволило создавать информационные сети произвольной конфигурации при высокой их надежности и живучести. В настоящее время в IEEE завершается разработка третьего стандарта Фастбас на наиболее прогрессивную оптоволоконную сеть при последовательной передаче информации.

Об организации разработки стандартов Фастбас можно судить по списку участников, которым открываются национальные стандарты. Перевод на русский язык выполнили К.Э. Эрглис, А.Д. Росляков и А.В. Шалаев.

В совокупности стандарты Фастбас определяют 5 уровней модели открытых систем, при этом программирование является единым как для передач между модулями внутри крейта, так и для передач между крейтами в локальной сети Фастбас произвольной формы. Комплекс из трех стандартов Фастбас обеспечит возможность создания наиболее эффективных систем МММИИУА разной мощности и назначения при минимальных стоимостях разработки, программирования, производства и эксплуатации.

ВВЕДЕНИЕ

Настоящий стандарт подготовлен Техническим комитетом 45 «Ядерное приборостроение» МЭК. Текст стандарта основан на следующих документах:

По правилу шести месяцев

Отчет о голосовании

45 (ЦБ) 182

45 (ЦБ) 186, 186А

Полную информацию о голосовании за утверждение данного стандарта можно получить из Отчетов о голосовании, указанных в таблице.

В стандарте имеются ссылки на следующие Публикации МЭК:

113-7-(1981) (ГОСТ 2.743-82) Диаграммы, чертежи, таблицы. Часть 7. Подготовка логических диаграмм.

169-10 (1983)* Радиочастотные соединители. Часть 10. Радиочастотные коаксиальные соединители с внутренним диаметром внешнего проводника 3 мм (0,12 дюйма) с зажимным сочленением. Волновое сопротивление 50 Ом (тип SMB).

* Данная Публикация МЭК находится в фонде стандартов ТК 22 (НПО «Персей»)

297-1 (1982) (ГОСТ 28601.1-90) Конструкции несущие серии 482,6 мм (19 дюймов). Часть 1. Панели и стойки.

516 (1975) (ГОСТ 27080-86) Модульная система приборов для обработки данных. Система КАМАК.

547 (1976)* Вставной модуль и стандартный 19-дюймовый каркас для размещения модулей по стандарту NIM (для ядерного приборостроения).

* Данная Публикация МЭК находится в фонде стандартов ТК 22 (НПО «Персей»)

ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР

ФАСТБАС

Модульная быстродействующая система сбора данных

Fastbus. Modular high speed data acquisition system

ГОСТ
34.340-91

(МЭК 935)

Дата введения 01.07.92

ГЛАВА 1. НАЗНАЧЕНИЕ, ОБЛАСТЬ ПРИМЕНЕНИЯ И ВВОДНЫЙ ОБЗОР

Данный раздел включает назначение и область применения данного стандарта, а также вводный обзор.

1.1. Назначение и область применения

Настоящий стандарт определяет магистрально-модульную систему для сбора данных, их обработки и управления.

Приведены механические, сигнальные, электрические и протокольные спецификации, достаточные для обеспечения совместимости между блоками, выполненными разными разработчиками и производителями.

Данный стандарт применим к системам, состоящим из модульных блоков электронных приборов, которые обрабатывают или передают данные или сигналы и обычно связаны с компьютерами или другими автоматическими устройствами обработки данных.

Стандарт применим для ядерного приборостроения и систем управления, но может применяться также и в других областях.

Положения стандарта являются рекомендуемыми. При применении стандарта обязательными являются требования, заключённые в рамку.

1.2. Введение и общие сведения

Система ФАСТБАС состоит из множества магистральных сегментов, которые могут работать независимо, но связаны друг с другом для передачи данных и другой информации. ФАСТБАС может работать асинхронно с использованием протокола подтверждений, чтобы эффективно сочетать устройства различного быстродействия без предварительного учета скорости их работы. Система способна работать и синхронно без подтверждений при передаче блоков данных с максимальной скоростью.

Сложные системы, такие как ФАСТБАС, легче понимать, если спецификации сопровождаются общими описаниями, которые раскрывают значение деталей в целой системе. Эта глава содержит обзор главных характеристик и операций ФАСТБАС. В большинстве следующих глав имеются, в дополнение к обязательным составляющим спецификации, примеры использования стандартизуемых возможностей системы. В гл. 2 представлены определения терминов, которые имеют специальный смысл в системах ФАСТБАС. Определены символы, применяемые в схемах для обозначения различных частей системы ФАСТБАС, а также дан список обычно используемых сокращений. В остальных главах изложены спецификации системы. Эти главы сопровождаются рядом приложений, которые дают более детальную информацию о некоторых особенностях ФАСТБАС. В этой главе слова, имеющие специальный смысл в системе ФАСТБАС, выделены прописными буквами.

Большинство характеристик ФАСТБАС определились из рассмотрения требований, предъявляемых к современным, системам сбора и обработки данных. Требование быстродействия удовлетворяется параллельной работой многих процессоров, которые могут сообщаться друг с другом, а также с устройствами для сбора данных и управления. Протокол связи, используемый процессорами и устройствами, предусматривает большие поля адресов и данных. Протокол определен независимо от технологического воплощения интегральных схем, чтобы иметь возможность реализовать преимущества прогрессивных технологий, гибкость систем обеспечивается модульностью, которая допускает множество вариантов конфигурации систем.

Модульные системы отличаются методами связи устройств, образующих систему. Должны быть стандартизованы механические, электрические и логические соединения. Электрические соединения осуществляются набором сигнальных линий, которому дано название СЕГМЕНТ. ФАСТБАС-УСТРОЙСТВА могут быть соединены просто при помощи КАБЕЛЬ-СЕГМЕНТОВ, однако такая компоновка может повлечь за собой снижение скорости. В локальных устройствах необходимые свойства достигаются объединением нескольких МОДУЛЕЙ в КРЕЙТЕ, чтобы использовать общую магистраль, располагаемую на задней панели (рис. 1). Эта магистраль, называемая КРЕЙТ-СЕГМЕНТОМ или СЕГМЕНТОМ, как и КАБЕЛЬ-СЕГМЕНТ, образует логический блок системы ФАСТБАС.

Используя ФАСТБАС-протокол, СЕГМЕНТ работает как автономная магистраль, связывающая один или более УСТРОЙСТВ-МАСТЕРОВ с рядом УСТРОЙСТВ-СЛУГ. При выполнении всех операций на магистрали устанавливается соотношение между МАСТЕРОМ и СЛУГОЙ, при котором инициатором должен быть МАСТЕР, а отвечающим - СЛУГА. МАСТЕР способен запрашивать и получать управление сегментом, к которому он присоединен, чтобы связываться со СЛУГОЙ. Если связь устанавливается с другим МАСТЕРОМ, то на время операции отвечающий МАСТЕР действует как СЛУГА. СЛУГА не может получить право владения магистралью, но может сделать запрос на обслуживание тому МАСТЕРУ на том же СЕГМЕНТЕ, который способен начать процедуру обслуживания запроса. МАСТЕРА располагают более разнообразным механизмом прерываний, благодаря которому они могут овладеть магистралью и записать сообщение о прерывании в устройство обслуживания прерываний.

1 - крейт; 2 - соединение сегмента с другими сегментами, интерфейсом процессора и т.п.; 3 - к модулю соединителю сегментов; 4 - вставные модули: мастер, слуга, соединитель сегментов, специального назначения; 5 - крейт-сегмент (магистраль на задней плате); 6 - разъемы крейт-сегмента; 7 - вспомогательные разъемы крейта

Рис. 1. Основные элементы системы ФАСТБАС

При нескольких МАСТЕРАХ в СЕГМЕНТЕ должны быть предусмотрены средства для урегулирования одновременных запросов на пользование магистралью. Каждому МАСТЕРУ присвоен Уровень арбитража, который он использует во время Циклов арбитража. В ответ на таймирующие сигналы, получаемые от управления таймированием арбитража, которое принадлежит СЕГМЕНТУ, схема в каждом МАСТЕРЕ определяет, какому из претендующих МАСТЕРОВ будет отдано владение магистралью. Процедура арбитража обычно не вызывает потерь времени, поскольку следующий МАСТЕР может быть определен до того, как действующий МАСТЕР закончит свою операцию.

Несколько МАСТЕРОВ, расположенных в одном СЕГМЕНТЕ, используют общую магистраль. С точки зрения МАСТЕРА соревнование за право владения магистралью может снизить ее пропускную способность из-за потерь времени на ожидание. Поскольку СЕГМЕНТЫ работают независимо, распределение МАСТЕРОВ по нескольким СЕГМЕНТАМ может смягчить проблему соревнования и увеличить пропускную способность благодаря тому, что информация, нужная каждому МАСТЕРУ, может быть локализована в его СЕГМЕНТЕ.

1 - процессор-хозяин; 2 - интерфейс процессора; 3 - согласователь; 4 - кабель-сегмент; 5 - соединитель сегментов; 6 - мастер; 7 - крейт-сегмент (согласованный); 8 - слуги

Рис. 2. Пример топологии системы ФАСТБАС

МАСТЕР в данном СЕГМЕНТЕ должен также быть способным быстро связываться со СЛУГОЙ, расположенным в другом СЕГМЕНТЕ. Эта способность обеспечивается СОЕДИНИТЕЛЯМИ СЕГМЕНТОВ (СС), которые временно связывают независимые СЕГМЕНТЫ (рис. 2).

Все СЕГМЕНТЫ, выполняющие операцию, должны быть в то же время доступны для проведения межсегментной операции. Механизм арбитража, наряду с соответствующими схемами в каждом соединителе СЕГМЕНТОВ СС, обеспечивает разрешение проблем соревнования за магистраль для МАСТЕРОВ, находящихся как в данном, так и в других СЕГМЕНТАХ. Поскольку данный СЕГМЕНТ может быть связан с любым из ряда различных СЕГМЕНТОВ, могут быть реализованы такие конфигурации систем, в которых пути передачи информации оптимизированы с уменьшением затрат времени.

Среда, через которую сообщаются два СС, расположенные в разных СЕГМЕНТАХ, не стандартизована, это позволяет выбирать канал связи, наиболее подходящий для данного применения. Для таких соединений возможно использовать КАБЕЛЬ-СЕГМЕНТОВ совместно с эффективными средствами, стандартизованными в приложении Е. С КАБЕЛЬ-СЕГМЕНТОМ, кроме СС, могут быть соединены и другие устройства. Такие устройства также следуют ФАСТБАС-протоколу, имеют переключателе для кодирования входного адреса при ГЕОГРАФИЧЕСКОЙ АДРЕСАЦИИ и должны быть снабжены питанием.

Другие технические приемы связи СЕГМЕНТОВ включают использование БУФЕРИРОВАННЫХ МЕЖСОЕДИНЕНИЙ и РАСШИРИТЕЛЕЙ СЕГМЕНТОВ. БУФЕРИРОВАННОЕ МЕЖСОЕДИНЕНИЕ представляет собой устройство, которое хранит в памяти и продвигает операции ФАСТБАС, разрушая таким образом синхронизм между мастером и слугой. Концепция РАСШИРЕННОГО СЕГМЕНТА позволяет нескольким СЕГМЕНТАМ пользоваться одним АДРЕСОМ ГРУППЫ. Такое коллективное пользование достигается применением РАСШИРИТЕЛЕЙ СЕГМЕНТА, простота которых в сравнении с СОЕДИНИТЕЛЯМИ СЕГМЕНТОВ достигается за счет некоторого снижения гибкости в топологии системы и операциях для членов РАСШИРЕННОГО СЕГМЕНТА.

В большинстве случаев, если не всегда, МАСТЕРА должны иметь некоторые способности процессоров. При проектировании систем ФАСТБАС возникает также нужда в присоединении к системе больших и малых ЭВМ. Такое соединение выполняется при помощи ИНТЕРФЕЙСА-ПРОЦЕССОРА, который создает внешнему процессору доступ к ФАСТБАС-системе через КАБЕЛЬ или КРЕЙТ-СЕГМЕНТ (рис. 2). Системные требования диктуют необходимость иметь в каждой системе один процессор с полной информацией о структуре системы. В частности, он должен иметь доступ к любому СЕГМЕНТУ системы и знать, как СЕГМЕНТЫ соединены друг с другом. Этот процессор, названный ПРОЦЕССОРОМ-ХОЗЯИНОМ, инициирует систему, сообщая каждой стороне каждого СС, какие операции он должен передать в следующий СЕГМЕНТ. Используя ГЕОГРАФИЧЕСКУЮ АДРЕСАЦИЮ, ПРОЦЕССОР-ХОЗЯИН может выяснить местоположение и тип каждого УСТРОЙСТВА в системе и, если нужно, присвоить ЛОГИЧЕСКИЕ АДРЕСА УСТРОЙСТВАМ. ЛОГИЧЕСКИЕ АДРЕСА позволяют УСТРОЙСТВУ использовать поле ВНУТРЕННИХ АДРЕСОВ, приспособленное для нужд и независимое от положения УСТРОЙСТВА внутри СЕГМЕНТА.

Главные характеристики и возможности системы ФАСТБАС можно суммировать следующим образом:

·      Скорость ограничена только задержками распространения сигнала в среде и задержками алогических схемах, скорость обычно лучше чем 10 МГц при элементах ЭСЛ.

·      Большие поля адресов и данных (32 бита);

·      Сегментированная магистраль, допускающая параллельную работу сегментов;

·      Способность к соединениям во всем объеме системы;

·      Передача блоков данных с подтверждением или принудительная передача;

·      Единый протокол во всем объеме системы;

·      Наличие механизмов прерываний и арбитража.

1.2.1. ФАСТБАС-операции

ФАСТБАС-операции, описанные в гл. 5, выполняются при помощи многолинейной магистрали, назначение линий и сигналов в которой показано в табл. I. КАБЕЛЬ-СЕГМЕНТ состоит из 60 линий, указанных в верхней части списка. КРЕЙТ-СЕГМЕНТ содержит дополнительно другие линии, а также линии питания. Сигналы классифицированы в таблице в соответствии с применением:

Т - таймирование в циклах адреса и передачи данных;

У - управление в циклах адреса и передачи данных;

И - информация в циклах адреса и передачи данных;

А - асинхронный - таймирование не связано непосредственно с передачами информации;

ТА - таймирование арбитража;

ИА - информация о состоянии линий арбитража;

УА - управление арбитражем;

П - последовательные данные, их таймирование не зависит от работы параллельной магистрали;

Ф - фиксированная информация;

С - специальное назначение.

Большинство ФАСТБАС-операций начинается с запроса МАСТЕРА и предоставления ему владения магистралью. Затем МАСТЕР выбирает СЛУГУ первичным адресным циклом, сопровождая его любым числом циклов передачи данных, после этого магистраль освобождается.

Первичный адресный цикл начинает МАСТЕР, выставляя адрес СЛУГИ на 32 линии AD-адрес / данные и выдавая затем сигнал AS-строб адреса. Выставление адресного слова определяет путь (если нужно - через СОЕДИНИТЕЛИ-СЕГМЕНТОВ) между МАСТЕРОМ и СЛУГОЙ. Когда СЛУГА узнает свой адрес, он отвечает сигналом АК-подтверждение приема адреса. Протокол требует, чтобы сигналы AS и АК оставались на линиях до полного завершения операции.

Связка AS/AK побуждает все другие устройства не замечать работу магистрали, позволяя связавшейся паре выполнять любой понятный им протокол, пока не разорвана связь AS/AK. Для наиболее употребительных операций определены стандартные протоколы, чтобы облегчить разработку совместных УСТРОЙСТВ.

Таблица I

Сигналы ФАСТБАС

Обозначение

Название сигнала

Применение

Число

Примечание

AS

Строб адреса

Т

1

 

Для адресации и извещения о статусе соединения

АК

Подтверждение приема адреса

Т

1

 

EG

Разрешение географической адресации

У

1

 

MS

Выбор режима передачи

У

3

RD

Чтение

У

1

AD

Адрес/данные

И

32

Для данных и управления передачей данных

PA

Четкость

И

1

РЕ

Разрешение контроля по четкости

И

1

SS

Статус СЛУГИ

И

3

DS

Строб данных

т

1

DK

Подтверждение приема данных

т

1

WT

Ожидание

А

1

 

 

 

SR

Запрос на обслуживание

А

1

 

 

 

RB

Сброс магистрали

А

1

 

 

 

BH

Магистраль остановлена

У

1

 

 

 

AG

Разрешение на арбитраж

ТА

1

 

Для арбитража магистрали

AL

Уровень арбитража

ИА

6

 

AR

Запрос на арбитраж

А

1

 

AI

Запрет запроса на арбитраж

УА

1

 

GK

Подтверждение приема разрешения на арбитраж

ТА

1

 

 

60

 

 

 

ТХ

Передающая последовательная линия

П

1

 

RX

Приемная последовательная линия

п

1

Для протокола последовательной сети ФАСТБАС

GA

Штырьки географического адреса* (кодирование позиции, не соединены линиями)

ф

 

 

 

ТР

ТР-штырек* (не соединен с линией)

с

1

 

 

DL

Цепная связь налево

с

3

 

 

DR

Цепная связь направо

с

3

 

Только на крейт-сегменте

TR

Согласованная линия ограниченного применения

с

8

 

 

UR

Несогласованная линия ограниченного применения

с

2

 

 

FP

FP-штырьки (без линии, свободное использование)

 

4

 

 

R

Зарезервированы

 

5

 

 

* Вместо штырьков GA и ТР на КАБЕЛЬ-СЕГМЕНТЕ применяются переключатели-регистры.

По получении подтверждения АК от СЛУГИ МАСТЕР снимает код адреса с линий AD и использует эти линии для передачи данных в последующих циклах. После того, как связка AS/AK между МАСТЕРОМ и СЛУГОЙ установлена, МАСТЕР может начать операцию чтения выдачей сигналов на линию чтения (RD) и линию строб данных (DS), как показано на рис. 3. СЛУГА отвечает выставлением данных на линиях AD и выдачей сигнала DK - подтверждение приема данных. Этот сигнал использует МАСТЕР, чтобы взять данные.

При операции записи МАСТЕР выставляет данные на линиях AD и сопровождает это выставление сигналом DS - строб данных. СЛУГА отвечает выдачей DK - подтверждение приема данных. Операция отличается тем, что МАСТЕР снимает с магистрали все свои сигналы, включая AS. СЛУГА, обнаружив удаление AS, снимает свои сигналы, включая АК.

Поскольку циклы адреса и передачи данных легко различимы, МАСТЕР использует три линии выбора режима (MS <2:0>) как для модификации значения адресной информации, так и для того, чтобы независимо задать тип передачи данных. В первичном адресном цикле могут быть указаны одиночные данные, вторичный адрес, а также передача блока данных с подтверждением или принудительная передача - без подтверждения.

Подобным образом, три линии информации о статусе СЛУГИ (SS <2:0>) используют для индикации успешных циклов адреса и передачи данных или для сообщения о причинах неудачи. Трудности адресации могут возникать в СОЕДИНИТЕЛЯХ-СЕГМЕНТОВ из-за того, что они иногда не отвечают МАСТЕРУ, вследствие неисправности схемы или не могут получить доступ к СЕГМЕНТУ, присоединенному к дальней стороне и занятому, или СС заблокированы операцией с более высоким приоритетом. Зависание в магистрали, вызванное адресацией к несуществующему устройству в СЕГМЕНТЕ назначения, устраняется таймерами в МАСТЕРЕ или в том соединителе СС, который выдал адрес в СЕГМЕНТ назначения.

1 - адрес; 2 - данные

Рис. 3. Основная операция чтения с подтверждением (с точки зрения мастера)

В течение цикла передачи данных СЛУГА, в дополнение к способности показать, что он не может больше принимать данные или не имеет больше данных для передачи, может также сообщать, что в настоящий момент он занят или обнаружил ошибку одного из нескольких классов.

При передаче данных ФАСТБАС может быть применен контроль четности и должны быть обеспечены рекомендованные технические приемы для устранения ошибок. При операциях записи СЛУГИ обычно реагируют на ошибки передачи игнорированием правильных данных и сигнализируют МАСТЕРУ о том, что произошла ошибка. МАСТЕР может затем повторить операцию. Устранение ошибок при операциях считывания является более сложным. СЛУГА обычно бывает не осведомлен об ошибке и может прирастить свой внутренний указатель адреса или иметь доступ к регистру типа «Первый вошел - первый вышел» или к регистру с очисткой после чтения, следовательно, данные могут быть не доступны для повторной передачи. Для поддержки устранения ошибок при считывании может быть введен в работу ЗАЩИТНЫЙ БУФЕР.

ЗАЩИТНЫЙ БУФЕР всегда содержит копию последних данных, переданных СЛУГЕ или от СЛУГИ. Следовательно, путем введения подходящего ЗАЩИТНОГО БУФЕРА МАСТЕР может повторно обратиться к данным после ошибки в считывании.

1.2.2. Соединители сегментов СС

СОЕДИНИТЕЛЬ СЕГМЕНТОВ управляет деятельностью двух СЕГМЕНТОВ, которые он соединяет, ожидая появление адреса, который числится в списке адресов, запрограммированных для узнавания. На узнанный адрес, поступивший от одного из СЕГМЕНТОВ на ближнюю сторону, СС реагирует запросом на использование другого СЕГМЕНТА, присоединенного к дальней стороне, и выставлением данного адреса на этот СЕГМЕНТ после овладения его магистралью. Два СЕГМЕНТА остаются связанными друг с другом до тех пор, пока we закончится операция. Адрес, выставленный на дальней стороне, может, в свою очередь, быть узнан другим СОЕДИНИТЕЛЕМ СЕГМЕНТОВ и передан следующему СЕГМЕНТУ. В зависимости от потребителей данной операции может быть связано произвольное число СЕГМЕНТОВ. Адрес содержит всю информацию, необходимую для того, чтобы соответствующие СС образовали правильные соединения.

Для того, чтобы в адресе удобно располагалась информация о маршруте сообщения, полное адресное поле, доступное в системе, разделено между СЕГМЕНТАМИ таким образом, что старшие разряды кода адреса определяют адрес СЕГМЕНТА. Эта старшая часть адреса называется полем АДРЕСА ГРУППЫ (GP). СЕГМЕНТУ могут быть присвоены одно или несколько значений GP, если расположенные в нем устройства требуют большого объема адресации. УСТРОЙСТВА в СЕГМЕНТЕ различаются АДРЕСОМ МОДУЛЯ, который примыкает к полю GP и может включать несколько младших разрядов из поля GP. Комбинация из полей АДРЕСА ГРУППЫ и АДРЕСА МОДУЛЯ образует АДРЕС УСТРОЙСТВА, который служит для определения УСТРОЙСТВА в любом месте системы. Остающиеся младшие разряды адреса или ПОЛЕ ВНУТРЕННЕГО АДРЕСА служат для определения части УСТРОЙСТВА или его функций. Благодаря возможности проведения специального цикла передачи данных, называемого вторичным адресным циклом, число различных адресуемых частей или функций внутри устройства не ограничено числом, которое может быть выражено полем внутреннего адреса.

В простых СОЕДИНИТЕЛЯХ СЕГМЕНТОВ старшие разряды адреса используют для адресации к внутренней памяти, которая содержит таблицу адресов, подлежащих передаче. Во время инициации системы в память каждого СС вводится маршрутная таблица, необходимая для направления всех разрешенных операций.

Эта схема не создает ограничений на конфигурации связей между СЕГМЕНТАМИ. Например, они могут быть соединены в древовидную структуру с большой ЭВМ при стволе и устройствами для сбора данных на концах ветвей. Если между двумя СЕГМЕНТАМИ, расположенными в разных концах системы, требуется обеспечить большой поток информации, который мог бы загрузить промежуточные СЕГМЕНТЫ, целесообразно использовать КАБЕЛЬ-СЕГМЕНТ, чтобы обойти промежуточные СЕГМЕНТЫ. При таком добавлении не требуется изменять адреса УСТРОЙСТВ, достаточно задать в СС новые маршрутные таблицы, чтобы освободить промежуточные СЕГМЕНТЫ от излишних передач. По этой схеме могут быть реализованы древовидные, звездообразные, кольцевые и другие структуры.

Когда МАСТЕР начинает ФАСТБАС-операцию, он всегда запускает внутренний таймер ответных действий на время, достаточное для работы в данном СЕГМЕНТЕ. Если операцию нужно провести через один или более соединителей сегментов, МАСТЕР должен быть осведомлен о дополнительных задержках, которые встретятся, прежде чем будет получен ответ. Каждый СС, передающий операцию, выставляет сигнал ожидание WT в СЕГМЕНТ, из которого пришла операция, и запускает таймер на время, подходящее для СЕГМЕНТА, которому операция передается. Сигнал WT заставляет любого МАСТЕРА (а СС действует как МАСТЕР в том СЕГМЕНТЕ, в который он передает операцию) остановить свои таймер. Этот таймер запускается снова при снятии сигнала WT. Таким образом, операция проходит весь свой путь через систему без превышения лимитов времени, за исключением, разумеется, тех случаев, когда попадается СЕГМЕНТ, который не дает нормального подтверждения или не выставляет сигнал WT. В каждом МАСТЕРЕ имеется удлиняемый таймер, обнаруживающий тупиковые ситуации, которые могут возникать, например, при конфликтных запросах. После превышения лимита времени МАСТЕР ждет в течение случайного времени выдержки, прежде чем снова пытаться выполнить операцию.

1.2.3. Регистры управления и статуса

Область адресов некоторых регистров и функций в УСТРОЙСТВАХ желательно отделить от области нормальных регистров данных, чтобы предусмотреть защиту от случайного доступа и при этом не прерывать размещение областей адресов нормальных данных. Например, требуется чтобы два УСТРОЙСТВА памяти имели адресные области, расположенные рядом в адресном пространстве, чтобы их можно было использовать как одну большую память. Однако эти УСТРОЙСТВА могут содержать управляющие и статусные регистры, предназначенные для защиты памяти или обнаружения, или исправления ошибок, причем эти регистры также должны быть доступны. Более того, желательно, чтобы УСТРОЙСТВА имели основные статусные и информационные регистры в стандартном размещении, чтобы они были прямо доступны для программы со стандартными подпрограммами.

Для выполнения этих требований был использован метод выбора области адресов регистров управления и статуса (CSR) в первичном адресном цикле соответствующим кодированием линий MS. Во вторичном адресном цикле в области адресов CSR выбирается регистр, а затем в цикле передачи данных происходит передача к регистру или от него. Вторичная адресация предусматривает использование внутри УСТРОЙСТВА полного 32-разрядного адреса; такое адресное пространство достаточно для удобных стандартных размещений без опасения нехватки адресов. В предназначенных CSR-регистрах определены стандартные места для всех обычных управляющих и статусных битов. Рекомендуется встраивать в УСТРОЙСТВО регистр-идентификатор, уникальный для УСТРОЙСТВА данного типа и применяемый при инициализации систем. Биты идентификатора входят в статусный регистр 0, благодаря этому даже простые УСТРОЙСТВА без адресных дешифратов могут правильно реагировать на вызов, причем это достигается малым увеличением стоимости.

1.2.4. Географическая адресация

Наиболее общей формой адресацией к УСТРОЙСТВУ является логическая адресация, при которой адрес УСТРОЙСТВА не зависит от его физического положения в системе. Однако система ФАСТБАС имеет и ГЕОГРАФИЧЕСКУЮ АДРЕСАЦИЮ, при которой УСТРОЙСТВО выбирается по номеру в его физической позиции в СЕГМЕНТЕ, благодаря этому всегда возможно найти УСТРОЙСТВО с целью записи или проверки. ГЕОГРАФИЧЕСКАЯ АДРЕСАЦИЯ должна применяться для инициализации систем, в которых адресные регистры устанавливаются программно. Когда на такую систему подают питание, регистры, которые будут содержать информацию об АДРЕСЕ УСТРОЙСТВА, устанавливаются случайным образом. ГЕОГРАФИЧЕСКАЯ АДРЕСАЦИЯ используется для выбора УСТРОЙСТВА с целью загрузить их адресные регистры надлежащим содержимым. Первые 256 адресов в каждом СЕГМЕНТЕ зарезервированы для специальных целей, а первые 32 из них используются для ГЕОГРАФИЧЕСКОЙ АДРЕСАЦИИ. В КРЕЙТ-СЕГМЕНТЕ на каждой позиции модуля имеется сегментный раздел, в котором 5 штырьков кодированы (GA4 - GA0). Кодированное число 0 обозначает крайнюю правую позицию, если смотреть на крейт со стороны передней панели. Кодированное число возрастает на единицу при перемещении на одну позицию влево. Когда на магистрали выставлен ГЕОГРАФИЧЕСКИЙ АДРЕС (от 0 до 31), управляющая линия EG - разрешение географической адресации - возбуждена или вспомогательной логикой сегмента, или действующим МАСТЕРОМ. Когда во время первичного адресного цикла выдан сигнал EG, УСТРОЙСТВА сопоставляют код на своих штырьках с кодом пяти младших адресных битов на AD-линиях и отвечают, если обнаруживают совпадение кодов. Все УСТРОЙСТВА должны иметь эту способность, в то время как ЛОГИЧЕСКАЯ АДРЕСАЦИЯ не является обязательной.

Механизм ГЕОГРАФИЧЕСКОЙ АДРЕСАЦИИ может быть использован для доступа к управляющим информационным регистрам в неинициированных УСТРОЙСТВАХ, благодаря этому процедуры инициации могут выполняться автоматически. Обычные схемы узнавания логического адреса в устройстве не задействованы до тех пор, пока не выполнена инициализация.

1 - адрес; 2 - данные

Рис. 4. Передача блока с записями (с точки зрения мастера)

УСТРОЙСТВА, присоединяемые к КАБЕЛЬ-СЕГМЕНТУ, должны иметь переключаемые регистры для ручного задания и хранения ГЕОГРАФИЧЕСКОГО АДРЕСА.

1.2.5. Передача блока и принудительная передача блока

Операция передачи блока состоит из адресного цикла и любого числа циклов передачи данных одного типа - или все циклы чтения, или запись. Соединение между МАСТЕРОМ и СЛУГОЙ выполняется, как описано выше - с полным подтверждением как в начале, так и в конце операции. Скорость увеличена использованием обоих фронтов в паре сигналов строб данных и подтверждением приема данных DS/DK, при этом все же предусмотрена полная защита передачи данных благодаря подтверждениям. На рис. 4 показана передача блока с записями.

Возможна передача блока без подтверждений в циклах передачи данных. Такая принудительная передача блока допустима между УСТРОЙСТВАМИ, которые могут работать с одинаковой скоростью передачи данных. Например, в случае записи после первоначального подтверждения в адресном цикле с установлением связки AS/AK, МАСТЕР просто выставляет слова данных и выдает фронты DS с подходящей скоростью. Ответы DK как средство таймирования игнорируются, но их следует использовать для подсчета числа переданных слов с целью контроля. При такой работе сигнал DS становится строб-сигналом, который использует СЛУГА, чтобы находить слова данных в синхронной передаче. В случае чтения МАСТЕР выдает DS в качестве тактовых импульсов, которые СЛУГА использует для определения скорости передачи и сопровождает данные сигналом DK, который МАСТЕР воспринимает как строб данных.

В операциях, защищенных подтверждениями, требуется, чтобы каждое слово данных находилось на магистрали по крайней мере в течение удвоенного времени распространения, пока данные проходят к пункту назначения и сигнал подтверждения идет обратно к источнику. Когда же подтверждения не используются, в одно и то же время на пути в многокрейтной системе могут проходить несколько слов данных, благодаря чему данные могут передаваться с максимальной скоростью, допускаемой магистралями.

В большинстве случаев в операциях желательно использовать полные подтверждения. В цикле передачи данных подтверждение позволяет обоим партнерам сделать, если нужно, паузу и досрочно закончить операцию (например, в случае переполнения буфера) при точном знании количества успешно переданных слов. В операциях без подтверждений в цикле передачи данных от МАСТЕРА требуется знание способности СЛУГИ и полосы пропускания всего пути, чтобы выбрать приемлемую тактовую частоту сигнала DS. Если есть запасы времени, лучше использовать более надежный режим работы с подтверждениями.

Если во время передачи блока МАСТЕР обнаруживает (через линию AR запроса на арбитраж), что другие УСТРОЙСТВА запрашивают магистраль, он может освободить магистраль и позднее возобновить передачу блока.

1.2.6. Операции с фиксированным адресом и заблокированным арбитражем

Описанные выше операции могут быть обобщены, если допустить поток данных в обратном направлении. Операции с фиксированным адресом содержит первичный адресный цикл, сопровождаемый любым числом вторичных адресных циклов и/или циклов передачи данных. Например, в течение цикла чтение-модификация-запись МАСТЕР выставляет адрес, читает данные, изменяет направление передачи на AD-линиях, снимая сигнал RD, и записывает модифицированные данные обратно в память СЛУГИ (см. рис. 5). Такая операция не может быть прервана каким-либо другим процессором, поскольку она все время скреплена связкой AS/AK и другое устройство не может попользовать магистраль. Образуется род неразделимой операции, необходимой в многопроцессорных системах для координации использования общих ресурсов.

1 - адрес; 2 - чтение; 3 - запись

Рис. 5. Операция с фиксированным адресом: чтение-модификация-запись. (с точки зрения мастера)

Непрерываемые операции могут быть расширены и далее, если МАСТЕР и СЛУГА согласятся о значении каждого цикла в магистрали, например, если адресный цикл, где связались МАСТЕР и СЛУГА, может сопровождаться вторичным адресным циклом, за которым следует еще один цикл передачи данных.

Операции с фиксированным адресом могут содержать передачи блоков. Направление потока данных может быть изменено между пересылками блоков или индивидуальными передачами слоев вне блоков.

Еще более общий вид операций в магистрали называется операцией с заблокированным арбитражем, при которой один МАСТЕР выполняет последовательность операций, направленных к нескольким различным ПЕРВИЧНЫМ АДРЕСАМ, при этом работа МАСТЕРА не может быть прервана никаким другим МАСТЕРОМ, поскольку действующий МАСТЕР не позволяет проводить арбитраж. Это может быть очень полезно для таймирования работы группы СЛУГ, используемых несколькими процессорами: последовательность операции может быть проведена без помех со стороны других процессоров. Этот механизм действует даже в случае, когда СЛУГИ находятся в разных СЕГМЕНТАХ, поскольку СОЕДИНИТЕЛЬ СЕГМЕНТОВ сделан так, что сохраняет любое соединение до тех пор, пока МАСТЕР не освободит магистраль для арбитража.

1.2.7. Сканирование редких данных

Во многих экспериментах не все УСТРОЙСТВА получают данные при каждом событии. Механизм сканирования редких данных позволяет быстро определить УСТРОЙСТВА, содержащие ценные данные. Для этого используются ТР-штырьки, не соединенные линиями магистрали и расположенные по одному на каждой позиции задней панели. ТР-штырек в позиции п присоединен к линии п адрес/данные. МАСТЕР, желающий начать сканирование редких данных, подает команду ШИРОКОЙ ОПЕРАЦИИ всем УСТРОЙСТВАМ СЕГМЕНТА, приглашая тех, кто имеет данные, выдать сигнал на свой ТР-штырек. Последующее чтение сигналов на AD-линиях показывает, какие именно УСТРОЙСТВА следует опросить для получения данных. Такая возможность может быть реализована и на КАБЕЛЕ-СЕГМЕНТЕ: достаточно подключить сигнал о наличии данных в УСТРОЙСТВЕ к выводу на соответствующую линию AD.

1.2.8. Широкие операции

При ШИРОКОЙ ОПЕРАЦИИ МАСТЕР может соединиться с более чем одним СЛУГОЙ во время одного первичного адресного цикла. ШИРОКАЯ ОПЕРАЦИЯ может быть использована в различных целях, например, для синхронизации УСТРОЙСТВ или для установки на нуль ряда счетчиков. Поскольку могут быть задействованы несколько СЛУГ, не возможны имеющие смысл подтверждения между МАСТЕРОМ и СЛУГОЙ. Однако системное подтверждение, получаемое от вспомогательной логики на каждом СЕГМЕНТЕ на любом пути, информирует МАСТЕРА, что его команда прошла к каждому из тех СЕГМЕНТОВ, к которым была адресована. МАСТЕР выставляет наряду с адресом также и код на линиях MS, чтобы показать, что выставлен ШИРОКИЙ АДРЕС. Специфический код в поле адресов указывает, является ли ШИРОКАЯ ОПЕРАЦИЯ ЛОКАЛЬНОЙ (только лишь в одном СЕГМЕНТЕ) или ГЛОБАЛЬНОЙ либо ко всем СЕГМЕНТАМ в сети, охватываемой информацией, хранимой в СОЕДИНИТЕЛЯХ СЕГМЕНТОВ, либо ко всем СЕГМЕНТАМ, расположенным в сети за определенным СЕГМЕНТОМ. В дополнение к возможности выбора СЕГМЕНТОВ при ШИРОКОЙ ОПЕРАЦИИ, поле адресов может быть использовано для выбора УСТРОЙСТВ заданного класса в достигаемых СЕГМЕНТАХ или для выбора функций, подлежащих выполнению.

В число определенных стандартом функций входят сканирование редких данных, выставление УСТРОЙСТВАМИ сигнала на ТР-штырек (безусловное или только при выдаче SR-запроса на обслуживание) и адресация МАСТЕРОМ по сигналам на ТР-штырьках в следующем цикле.

Записи в маршрутных таблицах (в СОЕДИНИТЕЛЯХ СЕГМЕНТОВ), соответствующие АДРЕСУ ГРУППЫ, равному нулю, используют для прокладки глобальной ШИРОКОЙ АДРЕСАЦИИ, ШИРОКУЮ АДРЕСАЦИЮ могут узнать и передать несколько СОЕДИНИТЕЛЕЙ СЕГМЕНТОВ, поскольку не требуется возвращать индивидуальные подтверждения. Структура, образуемая распространяющимся сигналом ШИРОКОЙ АДРЕСАЦИИ, должна быть простой древовидной структурой без пересечений. Это требование следует обеспечивать программой инициализации.

После того, как ШИРОКИЙ АДРЕС успешно прошел через всю систему, вспомогательная логика совместно с СОЕДИНИТЕЛЯМИ СЕГМЕНТОВ генерирует сигнал СИСТЕМНОГО ПОДТВЕРЖДЕНИЯ. Последующие циклы передачи данных могут использовать СИСТЕМНЫЕ ПОДТВЕРЖДЕНИЯ. Таким образом, при помощи ШИРОКОЙ АДРЕСАЦИИ могут быть выполнены стандартные операции записи или чтения любого вида сразу в группе УСТРОЙСТВ.

ШИРОКАЯ АДРЕСАЦИЯ может отнимать некоторое время, так как приходится ожидать завершения конфликтов при использовании СЕГМЕНТОВ. Однако, когда соединения в системе завершены, скорость выполнения циклов передачи данных ограничена только СИСТЕМНЫМ ПОДТВЕРЖДЕНИЕМ и временами распространения сигналов.

1.2.9. Арбитраж владения магистралью

Одной из наиболее важных характеристик многопроцессорной системы является метод предоставления управления СЕГМЕНТОМ различным МАСТЕРАМ, которые могут одновременно претендовать на владение магистралью. Схема, помогающая выполнению этой задачи, имеется в каждом независимом СЕГМЕНТЕ и называется управлением таймирования арбитража (УТА).

Для арбитража приоритетов в СЕГМЕНТЕ предназначены 10 магистральных линий. Каждому МАСТЕРУ присвоен уровень арбитража в виде кода из 6 битов. МАСТЕРА, желающие владеть магистралью, возбуждают линию AR - запрос на арбитраж. Если линия GK (подтверждение приема (разрешения на арбитраж) не возбуждена, УТА начинает цикл арбитража, выставляя сигнал AG - разрешение на арбитраж. Запрашивающие МАСТЕРА отвечают выставлением своих уровней арбитража на 6 линий уровня арбитража AL <5:0>. На каждой линии бит «0» поглощается битом «1». Каждый запрашивающий непрерывно сравнивает свой уровень арбитража с кодом на AL-линиях бит за битом, начиная со старшего бита. Если запрашивающий обнаруживает на магистрали бит «1», который сам он не выставил, он снимает с магистрали все свои биты меньшей значимости. Спустя время, определяемое УТА, на AL-линиях остается лишь код наивысшего заявленного уровня арбитража, в результате каждый из соревнующихся знает, выиграл он или проиграл. Если управление таймированием арбитража видит, что магистраль полностью свободна (AS = AK=WT = GK = 0), оно прекращает выдачу АС, а выигравший МАСТЕР отвечает выставлением GK и вступает во владение магистралью. МАСТЕР продолжает держать сигнал GK до тех пор, пока не решит позволить следующий цикл арбитража. МАСТЕР снимает сигналы GK обычно после последнего адресного цикла в своей серии операций, позволяя следующему МАСТЕРУ быть выбранным до того, как сам действующий МАСТЕР закончит свои циклы передачи данных.

В описанной схеме арбитража возможны два сходных протокола. В одном из них запросы на арбитраж делаются безотносительно к присутствию любых других запросов, а это ведет к возможности того, что МАСТЕРА с низким приоритетом могут не получать владение магистралью в течение неограниченно долгих периодов времени. В другом протоколе гарантированного доступа запросы на арбитраж делаются только при условии, что на линии AI (запрет запроса на арбитраж) находится логический «0». В начале цикла арбитража управление таймированием арбитража возбуждает линию AI и снимает сигнал только тогда, когда удовлетворены все запросы. В результате все запросы на арбитраж, заявленные к данному моменту времени, удовлетворяются, прежде чем может быть сделан новый запрос. МАСТЕРА могут использовать любой из протоколов и работать при этом в одном и том же сегменте, поскольку протоколы отличаются только условиями на выставление сигнала AR.

Из 64 возможных кодов приоритета код 0 не используется, так как его легко спутать с отсутствием кодов в неработающей в данный момент магистрали. Коды от 1 до 31 предназначены для использования внутри сегмента. Коды от 32 до 63 служат в качестве «системных» приоритетов, единственных для каждой из частей связанной системы. Локальные приоритеты 1 - 31 внутри данного СЕГМЕНТА должны быть единственными для каждого УСТРОЙСТВА, т.е. два УСТРОЙСТВА не должны иметь одинаковых приоритетов, однако в любом СЕГМЕНТЕ можно использовать приоритеты, уже назначенные в других СЕГМЕНТАХ. Когда СОЕДИНИТЕЛЬ СЕГМЕНТОВ соединяет МАСТЕРА с другим СЕГМЕНТОМ, уровень, используемый для арбитража во втором СЕГМЕНТЕ, обычно должен быть уровнем, присвоенным СОЕДИНИТЕЛЮ СЕГМЕНТОВ, а не уровнем действующего МАСТЕРА. Однако, если действующий МАСТЕР использовал один из системных приоритетов, СС передаст этот приоритет во второй СЕГМЕНТ, который будет освобожден для работы, поскольку системные приоритеты единственны на маршруте. Системные приоритеты могут быть полезны для предотвращения нежелательных задержек при важных ШИРОКИХ АДРЕСАЦИЯХ и могут помочь передавать важные сообщения, которые в иных условиях могли бы приостанавливаться вследствие борьбы приоритетов при прокладке пути через систему.

Прерывание текущей операции возможно, благодаря этому МАСТЕР имеет возможность удерживать магистраль, сколько он хочет. Если МАСТЕР видит сигнал AR = 1 когда AS = AK = 1, то он знает, что другие МАСТЕРА в системе заблокированы текущей операцией. Действующему МАСТЕРУ следует нормально освободить магистраль в течение приемлемого времени, чтобы позволить другим МАСТЕРАМ получить владение магистралью. Программированием следует разрешать МАСТЕРУ либо запрашивать лишь один цикл арбитража, либо задерживаться на случайное время выдержки, прежде чем снова запрашивать магистраль. Общим разрешением проблемы соревнования и тупиковых ситуаций является отказ от попытки запроса с последующим ее возобновлением после случайной выдержки времени.

1.2.10. Прерывания

Прерывание - это запрос от УСТРОЙСТВА к процессору для обслуживания или внимания. Поскольку прерывания могут пересекать границы СЕГМЕНТА и поскольку они должны нести информацию, они выполняются нормальными ФАСТБАС-операциями.

Прерывающие устройства адресуются к области управляющего регистра в интерфейсе процессора, чувствительной к прерываниям, и записывают в регистры свой собственный адрес и, возможно, другую информацию. В результате процессор имеет всю информацию, необходимую для последующего выбора и обслуживания УСТРОЙСТВА, выдавшего прерывание.

В некоторых системах большое число простых УСТРОЙСТВ, не способных ни владеть магистралью, ни выполнять операцию записи прерывания, могут нуждаться в обслуживании по запросам. Такие УСТРОЙСТВА могут возбуждать линию SR - запрос на обслуживание, за этой линией может наблюдать специально выделенное УСТРОЙСТВО обработки запросов (УОЗ). Это УСТРОЙСТВО может получить владение магистралью и найти запросившего при помощи ТР-штырьков или другими способами. УОЗ может затем само выполнить необходимое обслуживание или послать сообщение нормального прерывания по просьбе запросившего какому-нибудь другому процессору. СОЕДИНИТЕЛИ СЕГМЕНТОВ могут быть запрограммированы на пропускание запросов SR от одного СЕГМЕНТА к другому.

1.2.11. Таймирование

Соотношения между фронтами таймирующих сигналов в системе ФАСТБАС определены независимо от технологии исполнения микросхем, поэтому для гарантированной работы в конкретной среде нужны дополнительные сведения о таймировании. Сведения эти двух типов:

а) задержки сигналов, обеспечивающие правильное взаимное таймирование и достаточную длительность сигналов, чтобы они были узнаваемы;

в) лимиты времени ожидания ответов, по истечении которых мастера начинают повторную процедуру восстановления связей.

Используемый в необходимых случаях сигнал WT (ожидание) блокирует последующие таймирующие сигналы в магистрали, а также устанавливает в исходное состояние таймер ответных действий в МАСТЕРАХ. Сигнал WT может быть использован для «замораживания» состояния магистрали в целях диагностики и, в дополнение, как часть протокола, межсегментного таймирования, при котором превышение лимита времени нужно определять только для местных, а не глобальных условий.

1.2.12. Инициализация

При включении питания все УСТРОЙСТВА приводятся в пассивное состояние и откликаются лишь на ГЕОГРАФИЧЕСКУЮ АДРЕСАЦИЮ. Следовательно, перед использованием их необходимо инициализировать. Инициализация состоит в выполнении ряда операций, некоторые из которых, такие как правильная установка ЛОГИЧЕСКИХ АДРЕСОВ и загрузка маршрутных таблиц в СОЕДИНИТЕЛЕ СЕГМЕНТОВ, требуют общих знаний о всей системе и ее структуре, в то время как другие, тaкие как установка коэффициента усиления усилителя или установка счетчиков на нуль, являются специфическими для каждого УСТРОЙСТВА или группы УСТРОЙСТВ.

Для каждой системы ФАСТБАС один процессор, ХОЗЯИН, содержит полное описание системы, к которой он присоединен. Система ФАСТБАС должна быть построена таким образом, чтобы ХОЗЯИН имел доступ к каждому входящему в нее УСТРОЙСТВУ. ХОЗЯИН, знающий структуру системы, может инициализировать маршрутные таблицы в СОЕДИНИТЕЛЯХ СЕГМЕНТОВ с помощью стандартных алгоритмов, гарантируя, что правила, касающиеся маршрутов, и дерево ШИРОКИХ ОПЕРАЦИЙ, а также любые ограничения на совместимость, наложенные пользователем, соблюдаются. Программа ХОЗЯИНА для инициализации также назначает уровни арбитража для МАСТЕРА и ЛОГИЧЕСКИЕ АДРЕСА для УСТРОЙСТВ, которым они необходимы, и выполняет специальные операции данного УСТРОЙСТВА.

Процесс инициализации продолжается методично. В начале инициализируются все СОЕДИНИТЕЛИ СЕГМЕНТОВ, начиная с тех, которые находятся на том же СЕГМЕНТЕ, что и ХОЗЯИН, а затем и за его пределами. Для каждого СС ХОЗЯИН вначале обращается к ближней стороне и загружает маршрутную таблицу и уровень арбитража для операций до дальней стороны.

Затем разрешаются операции по направлению к дальней стороне, и ХОЗЯИН загружает маршрутную таблицу, а также уровень арбитража на дальней стороне, и, наконец, отпирает СС для операций в обратном направлении, а именно обратных по отношению к ХОЗЯИНУ. Это продолжается до тех пор, пока все СС не инициализируются. Затем инициализируются СЛУГИ и МАСТЕРА. Дееспособность МАСТЕРА создается в последнюю очередь, чтобы исключить возможность для МАСТЕРА попытаться войти в еще неинициализированные части системы.

Всю топологическую информацию системы ФАСТБАС также, как и данные, специфичные для инициализации каждого УСТРОЙСТВА, лучше всего содержать в базе данных, управляемой ХОЗЯИНОМ. После инициализации системы может возникнуть необходимость обратиться к этой базе данных в случае каких-либо проблем с системой или УСТРОЙСТВОМ. Например, УСТРОЙСТВА, получившие сигнал RB (оброс магистрали) требуют по крайней мере повторного «оживления», а замененные УСТРОЙСТВА-инициализации. Централизация требуемой информации и действий упрощает управление системой.

1.2.13. Средства диагностики

Благодаря тому, что все ФАСТБАС-сигналы появляются на каждой позиции КРЕЙТ-СЕГМЕНТА, в крейт можно вставить УСТРОЙСТВО, которое будет контролировать всю работу магистрали. Возможно сконструировать такие УСТРОЙСТВА, которые будут реагировать на операции определенных типов. В таком УСТРОЙСТВЕ можно запомнить историю циклов, прошедших в магистрали, для их последующего вызова и анализа.

УСТРОЙСТВО, способное выдавать сигнал WT, является простым, но мощным средством диагностики. Сигнал ожидания, помимо сброса и запрета работы таймера ответных действий в МАСТЕРАХ, запрещает любые изменения состояния 6 таймирующих сигналов: AG, GK AS, AK, DS и DK, эффективно останавливая всю работу магистрали ФАСТБАС. Благодаря этому, применяя простое испытательное оборудование, можно обследовать состояние магистрали после каждого таймирующего фронта путем снятия и повторной выдачи сигнала ожидания WT.

ГЛАВА 2. УСЛОВИЯ, ОПРЕДЕЛЕНИЯ, СОКРАЩЕНИЯ И СИМВОЛЫ

В этой главе дана интерпретация стандарта, описаны обозначения, условия относительно логических сигналов, определения, сокращения и символы, применяемые в настоящем стандарте.

2.1. Интерпретация настоящего стандарта

Пункты и абзацы стандарта со словом «должен» являются обязательными

Пункты, заключенные в рамку, являются обязательными.

Определения, относящиеся к рекомендуемой или предпочтительной практике, содержат слово «следует». Такие определения рекомендуется выполнить, если нет серьезных причин против их выполнения. Примеры или допустимые варианты обычно содержат слово «может» и оставляют свободу выбора разработчику или пользователю.

В тексте обычно применяется десятичное счисление. Если тип счисления не ясен из контекста, к двоичным числам добавляется буква b (например 00100b), а к шестнадцатиричным - буква h (например, 1A3F5h).

Чтобы соответствовать настоящему стандарту, выполняемые устройства или системы должны удовлетворять обязательным требованиям этого стандарта.

Не- ФАСТБАС-оборудование, которое не противоречит в своем действии характеристикам ФАСТБАС, определенным в этом стандарте, рассматривается как совместимое с системой ФАСТБАС.

Ни одна из частей этого стандарта не исключает использование оборудования, которое совместимо в упомянутом смысле, если даже оно не полностью соответствует стандарту.

Ни лицензий, ни других разрешений не требуется, чтобы использовать настоящий стандарт.

2.2. Обозначения и условия логических сигналов

В настоящем стандарте использованы следующие обозначения для регистров и разрядов в регистрах.

<номер бита высшего порядка : номер бита низшего порядка>

Выражение XX = N означает, что на линиях, обозначенных XX, выставлен код со значением N.

Принята положительная логика, т.е. сигнал с высоким значением обозначает логическую 1, а с низким значением - 0. Это отражается в обозначении сигнала, т.е.:

АК при высоком сигнале изображает логическую 1;

АК* при высоком сигнале изображает логический 0, иначе говоря АК* активен при низком значении.

Если ФАСТБАС реализован в ЭСЛ-логике, сигнал «Подтверждение приема адреса» можно обозначать АК, однако в системе с ТТЛ-логикой обозначение будет АК*. В логических схемах сигналы, магистрали обычно проставляют в прямоугольнике (см. рисунок).

Обычно применяемые логические графические символы соответствуют Публикации МЭК 113-7 (ГОСТ 2.743). Рекомендуется использование положительных логических символов. Применение этих символов к линиям межсоединений обычно приводит к неотрицательным выходам, соединенным с неотрицательными входами.

Следующие параметры показывают обозначения линий и сигналов:

SS все SS-линии и SS-сигналы;

SS0 SS-линия или сигнал с весом 1;

SS1 SS-линия или сигнал с весом 2;

SS2 SS-линия или сигнал с весом 4;

SS = 2 значение кода на группе SS-линий или сигналов;

SS <2:0> SS2, SS1, SS0;

SS1 = 1 логическое состояние линий SS1 или сигнала.

2.3. Определения

Адрес

Address

Синоним первичного адреса

Адрес группы

Group Address

Старшие разряды, расположенные слева и определяющие адресное поле устройств в ФАСТБАС-адресе, которые используются для идентификации сегмента, содержащего устройство. Данному сегменту могут быть приписаны несколько адресов группы. См. базовый адрес группы.

Адрес модуля (MA)

Module Address (MA)

Группа разрядов, определенная внутри адресного поля устройства в ФАСТБАС-адресе, которая идентифицирует модуль в сегменте. Адрес модуля может частично перекрывать адрес группы.

Адрес следующей передачи

Next Transfer Address (NTA)

Указатель в слуге к тому регистру, который должен быть выбран во время следующей передачи данных. Запись в NTA-регистр может быть сделана во время первичного адресного цикла, а в течение вторичного адресного цикла могут быть выполнены чтение или запись.

Адрес устройства (АУ)

Device Address (DA)

Идентифицирующее число разрядностью (32-m) битов, присвоенное ФАСТБАС-устройству и сопоставляемое с адресным кодом на магистрали во время цикла первичной адресации при ФАСТБАС-операции. Адрес устройства образуется из полей адреса группы и адреса модуля. Остающиеся т младших разрядов относятся к полю внутреннего адреса.

Адресный цикл

Address Cycle

Синоним первичного адресного цикла.

Базовый адрес группы

Base Group Address

Значение адреса группы GP, которое используется для географической адресации сегменту. Нормально наинизший GP, присвоенный сегменту.

Ближняя сторона (соединителей сегментов СС или БСС)

Near Side (of an SI or BI)

Проход в СС или БСС, который электрически ближе к действующему мастеру.

Буферизированный соединитель сегментов (БСС)

Buffered Interconnect BI

Устройство, которое обеспечивает соединение сегментов таким образом, что ФАСТБАС-протокол в одном сегменте не синхронизирован с протоколом в другом сегменте.

Слуга Slave

Устройство, которое отвечает мастеру в соответствии с ФАСТБАС-протоколом.

Мастер

Master

Устройство, которое способно заявлять операцию и управлять ею в сегменте в соответствии с

Владение магистралью

Mastership

ФАСТБАС-протоколом. Мастер владеет магистралью, когда - получил право управлять сегментом и выдал сигнал GK или AS.

Время разброса задержек

Skew Time

Минимальное время, на которое после выдачи информационных и/или управляющих сигналов должен быть задержан сигнал таймирования, чтобы учесть различия во временах распространения сигналов в ФАСТБАС-сегменте.

Вспомогательная логика (ВЛ)

Ancillary Logic (ANC)

Логическая схема, присутствующая в каждом сегменте, но не являющаяся частью какого-либо устройства. Операции арбитража, географической адресации, системного подтверждения и управление работой / остановом выполняются вспомогательной логикой, которая может также содержать терминаторы сегмента.

Вспомогательный разъем модуля (ВРМ)

Module Auxiliary Connector

Стандартный разъем, который монтируется над сегментным разъемом модуля на печатной плате модуля.

Вторичный адрес

Secondary Address

Адрес, используемый внутри устройства. Он определяется во вторичном адресном цикле установкой NTA-регистра устройства после первичного адресного цикла.

Вторичный адресный цикл

Secondary Address Cycle

Цикл данных, в котором мастер использует линии AD адрес/данные для загрузки вторичного адреса в NTA-регистр устройства.

Выдержка

Retry Period

Интервал времени, в течение которого мастер, не получив ответа, ожидает, прежде чем снова начать операцию. Этот интервал должен быть случайным, чтобы избежать зависаний в системе.

Географический адрес (ГА) Geografical Address (QA)

Первичный адрес устройства, основанный на физическом (географическом) положении модуля и задаваемый кодированными штырьками сегментного разъема или (на кабель-сегменте) переключаемым вручную регистром. В крейт-сегменте географический адрес нуль имеет крайняя правая позиция, если смотреть на крейт спереди. Адрес возрастает на единицу при переходе влево на соседнюю позицию.

Дальняя сторона (соединителей сегментов)

Far Side (of an SI or BI)

Проход в соединителях СС или БСС, который электрически более удален от действующего мастера.

Дополнительная плата модуля

Module Supplementary Board

Любая плата в ФАСТБАС-модуле, не имеющая прямого соединения с крейт-сегментом.

Древовидная структура

Tree Structure

Комплекс соединенных сегментов без контуров (пересечений связей).

ESONE

Многонациональный комитет, представляющий европейские ядерные лаборатории. Он выпустил первоначальный стандарт КАМАК и сотрудничает с NIM в эксплуатации и развитии системы КАМАК, а также в разработке системы ФАСТБАС.

Задняя плата

Backplane

Кросс-плата со схемой (обычно печатной) в тыльной части крейта, которая через свои разъемы присоединяет модули и образует крейт-сегмент.

Зарезервировано

Reserved

Линия магистрали, штырьки разъема, коды, биты и т.п., сохраняемые для определения их функций комитетом NIM в будущем. Они не должны использоваться до такого определения.

Защитный буфер

Protective Buffer

Произвольный буфер в слуге, состоящий из одного слова, который всегда содержит копию самых последних данных, выставленных или полученных слугой.

Интерфейс процессора (ИП)

Processor Interface

Интерфейсное устройство между внешним процессором и ФАСТБАС-сегментом.

Кабель-сегмент

Cable Segment

KAMAK

CAMAC

ФАСТБАС-сегмент, состоящий из кабеля с соответствующими разъемами для присоединения устройств. Международная стандартизованная модульная приборная и цифровая интерфейсная система, определенная стандартом IEEE Std 583 и соответствующая документам EUR 4100 и IEC 516.

Крейт

Crate (FASTBUS CRATE)

Каркас для ФАСТБАС-модулей, объединяемых крейтом-сегментом.

Крейт-сегмент

Crate Segment

ФАСТБАС-сегмент, который состоит из задней платы, укрепленной на ФАСТБАС-крейте и имеющей разъемы для присоединения множества ФАСТБАС-модулей к магистрали.

Лимит времени ожидания

Wait Timeout Period

Время, в течение которого мастер ждет после получения сигнала WT, прежде чем прекратить соединение.

Логический адрес

Logical Address

Первичный адрес из 32 битов, состоящий из адреса устройства и внутреннего адреса. Не зависит от положения устройства в сегменте.

Маршрутная таблица

Route Table

Список адресов групп, распознаваемых соединителем сегментов для пропускания операций к сегменту, соединенному с дальней стороной.

Минимальный промежуток между импульсами

Minimum Pulse Down Timt

Чтобы любое устройство могло обнаружить состояние «0» сигнала между двумя сигналами «1», состояние «0» должно длиться не менее времени заднего фронта импульса, которое зависит от характеристик магистрали.

Модуль

Module

Любое ФАСТБАС-устройство, которое может быть помещено в ФАСТБАС-крейт, присоединено к крейт-сегменту и соответствует обязательным требованиям этого стандарта к модулю.

NIM

1. Комитет, действующий под покровительством Министерства энергетики США и связанный с Национальным бюро стандартов. Комитет выпустил стандарты на приборную систему NIM, одобрил применение системы КАМАК, сотрудничает с комитетом ESONE в развитии и распространении КАМАК.

2. Стандартизованная модульная приборная система, состоящая из модулей NIM и бинов (крейтов) NIM, определенная докладом TID-20893 Министерства энергетики США.

Нулевая операция

Null Operation

Первичный адресный цикл, не сопровождаемый циклом передачи данных. Операция определяет, имеется ли в системе устройство, способное реагировать на выданный первичный адрес. Нулевая операция может быть использована для забронирования соединителя сегментов с целью проведения серии операций при заблокированном арбитраже.

Область адресов данных

Data Space

См. область адресов регистров управления и состояний.

Область адресов регистров управления и состояний

CSR Space

Циклом первичного адреса при помощи кода на управляющих линиях MS (выбор режима) может быть определена одна из двух раздельных адресных областей в устройстве: область адресов регистров и состояний, а также область адресов данных. Область CSR содержит регистры для управления устройством и регистры для информации о состоянии устройства. Их размещение и применение определяются стандартом ФАСТБАС.

Операция

Operation

Первичный адресный цикл в совокупности с одним или несколькими циклами передачи данных и с заключающей последовательностью задних фронтов сигналов.

Операция прерывания

Interrupt Operation

ФАСТБАС-операция записи в устройство, обслуживающее прерывания, извещающая, что запрашивающий требует внимания.

Операция с фиксированным адресом

Address Locked Operation

Операция, направленная к одному первичному адресу, содержащая сочетание циклов чтения и записи; может также включать передачу блока.

Очистка цикла

Cleanup Data Cycle

Цикл данных, который не сопровождается передачей данных, а предназначен только для выключения драйверов слуги: AD (адрес/данные), РА (четность) и РЕ (разрешение контроля по четности).

Первичный адрес

Primary Address

Адрес, присвоенный устройству, посредством которого мастер способен установить связь с устройством или с подразделением устройства. Типы первичного адреса: логический, географический и широкий.

Первичный адресный цикл

Primary Address Cycle

Часть ФАСТБАС-операции, в которой мастер адресуется к слуге через линии AD адрес/данные. Тип адреса определяется сигналами на управляющих линиях ЕС и MS. Цикл начинается сигналом на линии AS строб адреса и заканчивается, когда мастер получает сигнал подтверждения приема адреса на линии АК. Во время первичного адресного цикла могут быть переданы логический, географический и широкий адреса.

Передача блока

Block Transfe

Часть ФАСТБАС-операции, при которой мастер либо посылает данные присоединенному слуге, либо получает от него данные при каждом фронте сигнала DS строб данных. Слуга подтверждает прием или посылает данные при каждом фронте сигнала DK.

Передача блока, принудительная

Pipelined Transfer

Часть ФАСТБАС-операции, при которой мастер или посылает данные присоединенному слуге, или вынуждает его выдавать данные на. каждом фронте сигнала DS строб данных. Слуга подтверждает прием или передачу данных при помощи каждого фронта сигнала DK-подтверждение приема данных. Мастер не ожидает подтверждения от слуги и выдает следующий фронт сигнала DS в своем темпе.

Переключатель работа / останов (ПРО)

Run/Halt Switch (RH)

Схемный переключатель, нормально приводимый в действие от планки, запирающей модули в крейте, или от схемы управления таймированием арбитража и кабель-сегменте. Переключатель останавливает передачи в магистрали, чтобы можно было безопасно вставлять или вынимать модули, не влияя на состояние других модулей в сегменте.

Печатная плата модуля (ППМ)

Module Circuit Board

Печатная плата, служащая основой для схемной части ФАСТБАС-модуля.

Подготовленный мастер

Pending Master

Мастер, который участвовал в самом последнем цикле арбитража и выиграл. В результате он вступит во владение магистралью, когда действующий мастер освободит магистраль.

Подтверждение

Handshake

Взаимосвязанный обмен сигналами между мастером и слугой с подтверждением передачи информации.

Позиция

Position, Slot

Позиция модуля в крейте. Номер позиции соответствует географическому адресу.

Поле внутренних адресов

(IA) Internal Address Field

Группа младших разрядов (расположенных справа и примыкающих левой стороной к адресному полю устройств), определяющая в ФАСТБАС-адресе адреса внутри модуля. Циклы вторичной адресации позволяют увеличить количество ячеек памяти сверх того количества, которое определено полем внутренних адресов.

Последовательность завершения

Termination Sequence

Процесс, с помощью которого связка AS/AK разрушается.

Превышение лимита времени

Timeout

Превышение лимита времени имеет место, когда таймер ответных действий по истечении установленного времени прерывает операцию, не дождавшись ожидаемого события. Контроль лимита времени предохраняет систему от неопределенного ожидания в случаях ошибки или неисправности.

Присоединенный слуга

Attached Slave

Присоединенный слуга - это такой слуга, который в предыдущем первичном адресном цикле узнал свой адрес, тип адреса и в результате будет участвовать в последующем цикле передачи данных.

Протокол гарантированного доступа

Assured Access Protocol

Потенциальный мастер работает в протоколе гарантированного доступа, если он, обнаружив выданный сигнал АI-запрет запроса на арбитраж, не выдает запрос AR и, таким образом, не будет участвовать в последующих циклах арбитража до тех пор, пока все устройства, уже выдавшие AR, не получат право на владение магистралью и не завершат свои операции.

Процессор-хозяин (ПХ)

Host Processor (HP)

Обрабатывающий и управляющий процессор, предназначенный для всеобщего наблюдения за системой ФАСТБАС. Содержит детальные сведения о топологии системы.

Регистр управления и состояний

Control and Status Register (CSR)

Регистр, используемый для управления операцией устройства и/или записи статуса операции. Он доступен при обращении к отдельной области адресов регистров управления и статуса ФАСТБАС-устройства. Регистр CSR-0, обязательный для всех устройств, содержит код идентификации устройства, заданный его производителем, ряд битов статуса устройства, а также некоторые биты, определяемые производителем.

Режим прослеживания ошибки на маршруте

Route Tracing Mode

Режим операции соединителя сегментов, в которой вырабатывается реакция на диагностику ошибки вместо нормального прохождения операции.

Расширенный сегмент

Extended Segment

Множественность крейт-сегментов, к которым обеспечен доступ через тот же самый адрес группы. В отличие от операций на сегментах, соединенных соединителями сегментов, независимые операции на каждом из сегментов, являющихся частью расширенного сегмента, никогда не протекают параллельно. В зависимости от метода реализации, могут существовать некоторые ограничения, касающиеся размещения мастеров. В зависимости от расположения модулей на расширенном сегменте, некоторые широкие операции могут быть неприменимы или могут требовать специальной интерпретации.

Расширитель сегмента

Segment Extender (SE)

Устройство для соединения двух сегментов с целью формирования расширенного сегмента или его части.

Сегмент

Segment

Определенное средство для передачи информации, функционирующее в соответствии с ФАСТБАС-протоколом, к которому могут быть присоединены ФАСТБАС-устройства. Сегмент способен работать автономно и сообщаться с другими сегментами через соединители сегментов (СС).

Сегментный разъем модуля Module Segment Connector

Стандартный разъем, который монтируется на ФАСТБАС-модуле и сочленяется с сегментным разъемом крейта.

Серия операций с заблокированным арбитражем

Arbitration Lokeed Sequence

Серия операций, выполняемых одним мастером, направленная к нескольким различным первичным адресам, которая не может быть прервана ни одним из других мастеров, поскольку действующий мастер не разрешает арбитраж магистрали.

Сканирование редких данных (СРД)

Sparse Data Scan (SDS)

Технический прием, при помощи которого множества модулей, содержащих мало данных, могут быть эффективно опрошены без соединения с каждым модулем из тех, которые потенциально могут содержать информацию, но не содержат ее в данный момент.

Системное подтверждение

System Handshake

Подтверждение в широкой операции, при котором сигнал подтверждения получается от последнего сегмента адресуемой системы, а не от индивидуального устройства.

Соединенная система

Connected System

Все сегменты соединенной системы способны связываться непосредственно друг с другом через СС. Следует заметить, что вследствие определения путей передачи сообщений маршрутными таблицами, сегменты системы, соединенные электрически при помощи СС, не соединены также логически в употребляемом здесь смысле.

Соединитель

Interconnect

См. соединитель сегментов и буферизованный соединитель сегментов.

Соединитель сегментов (СС)

Segment Interconnect (SI)

Устройство, которое осуществляет такое соединение двух сегментов, при котором выполнение в них ФАСТБАС-протокола синхронизировано. Когда операция пропускается через СС, он действует как слуга на ближней стороне и как мастер на дальней стороне.

Соединитель сегментов активный

Active Segment Interconnect

Соединитель сегментов является активным, когда он выдает сигнал AS=1 в сегмент, присоединенный к дальней стороне.

Соединитель сегментов завладевший

Reserved Segment Interconnect

Соединитель сегментов является завладевшим, если он завладел магистралью сегмента, присоединенного к дальней стороне, и выдал сигнал GK= 1 в этот сегмент.

Таймер ответных действий

Response Timer

Таймер внутри слуги или соединителя сегментов, предназначенный для прекращения операции, которая не закончилась в течение заданного достаточного интервала времени.

Узорный выбор устройств

Pattern Select

Широкий адрес, специфичный тем, что все устройства, замечающие широкую адресацию, остаются связанными с мастером только в случае, если их ТР-штырьки заявлены в течение последующего цикла записи данных.

Управление географической адресацией (УГА)

Geografical Address Control (ПАС)

Логическая схема на каждом сегменте для генерации и контроля сигналов, предназначенных для осуществления географической адресации.

Управление таймированием арбитража (УТА)

Arbitration Timing Control (АТС)

Логическая схема в каждом сегменте, предназначенная для наблюдения и генерации сигналов управления арбитражем, работой / остановом и системным подтверждением при широкой операции. Является частью вспомогательной логики.

Устройство

Device

Любое устройство, способное к присоединению к сегменту и соответствующее обязательным требованиям ФАСТБАС-протокола.

Устройство обработки запросов (УОЗ)

Service Request Handler (SRH)

Мастер, назначенный для наблюдения за линией SR запросов на обслуживание в сегменте или в группе сегментов. Если SR=1, MOЗ запрашивает владение магистралью и после его получения определяет, какой модуль или какие модули выдали SR=1, либо опросом, либо при помощи широкой операции. Затем МОЗ может сам обслужить поступившие запросы или послать прерывание другим устройствам по поручению модулей, выдавших SR. Сигнал SR обычно выдается только теми модулями, которые мало способны к владению магистралью.

Устройство обслуживания прерываний (УОП)

Interrupt Service Device (ISO)

Процессор или другое устройство, которое может отвечать на операцию прерывания.

ФАСТБАС

FASTBUS

Стандартизованная быстродействующая магистрально-модульная многопроцессорная информационно-измерительно-управляющая система, определяемая настоящим стандартом.

ФАСТБАС-протокол

FASTBUS Protocol

Формат и последовательность управляющих сообщений и сообщений данных в системе ФАСТБАС. Форматы определяются назначением сигнальных линий магистрали ФАСТБАС. Последовательности определяются ФАСТБАС-операциями.

Цепная связь

Daisy Chain

Соединение на задней панели между соседними позициями, которое позволяет передавать информацию между соседними модулями независимо от ФАСТБАС-протокола.

Цикл арбитража

Arbitration Cycle

Процесс, определяющий следующего мастера, который будет владеть магистралью. Цикл начинается управлением таймированием арбитража и завершается, когда выигравший мастер получает право на владение магистралью.

Цикл записи (запись)

Write Cycle (Write)

Цикл, при котором поток данных направлен от мастера к слуге (слугам).

Цикл данных Data Cycle

Часть ФАСТБАС-операции, в которой мастер или посылает данные к присоединенному слуге, или получает данные от него. Цикл начинается с выдачи мастером фронта сигнала DS-строб данных и оканчивается с получением от слуги фронта сигнала DK-подтверждение приема данных.

Цикл считывания (чтение)

Read Cycle (Read)

Цикл, в котором поток данных направляется от слуги (слуг) к мастеру.

Четность (для ФАСТБАС)

Parity (for Fastbus)

Добавленный к ФАСТБАС-слову бит, значение которого выбирается так, чтобы сделать общее число битов «1» (включая бит четности) нечетным. Он применяется для проверки ошибок, поскольку прием четного числа битов «1» свидетельствует об ошибке в передаче.

Широкая операция

Broadcast (Broadcast Operation)

Операция, направленная к одному или нескольким слугам в одном или нескольких сегментах.

Широкая операция глобальная

Global Broadcast

Широкая операция с теми слугами во всех сегментах многосегментной системы, которые могут быть достигнуты из сегмента с действующим мастером.

Широкая операция, линейная

Linear Broadcast

Широкая операция с подгруппой сегментов, охватываемых глобальной широкой операцией. Подгруппа может быть определенным сегментом или располагаться до или после определенного сегмента.

Широкая операция, локальная

Local Broadcast

Широкая операция в пределах только лишь действующего сегмента.

Широкая операция с устройствами заданного класса

Device Class Broadcast

Избирательная широкая операция, определяемая регистром CSR-7. В последующих циклах отвечает лишь устройство заранее назначенного класса.

Широкий адрес

Broadcast Address

Первичный адрес, выставляемый мастером при широкой операции.

2.4. Буквенные обозначения

В оригинале

В переводе

(русские подчеркнуты)

A

Asynchronous (Type of Line)

А

Асинхронный (тип линии)

AD

Address/Data

АД

Адрес/данные

AG

Arbitration Grant

AG

Разрешение на арбитраж

AI

Arbitration Request Inhibit

AI

Запрет запроса на арбитраж

AK

Address Acknowledge

АК

Подтверждение приема адреса

AL

Arbitration Level

AL

Уровень арбитража

ANC

Ancillary Logic

ВЛ

Вспомогательная логика

AR

Arbitration Request

AR

Запрос на арбитраж

AS

Address Sync

AS

Строб адреса

АТС

Arbitration Timing Control

УТА

Управление таймированием арбитража

BH

Bus Halted

ВН

Магистраль остановлена

BI

Buffered Interconnect

БСС

Буферизированный соединитель сегментов

BK

Busy Acknowledge

ВК

Подтверждение занятости магистрали

С

Clear Bit

С

Бит сброса

С

Control (Type of Line)

У

Управление (тип линии)

CA

Control for Arbitration Bus (Type of Line)

УА

Управление арбитражем (тип линии)

CSR

Control And Status Register of Line)

CSR

Регистр управления и статуса

CT

Control and Timing (Type of Line)

УТ

Управление и таймирование (тип линии)

DA

Device Address

DA

Адрес устройства

DAR

Daisy Chain A Return

DAR

Обратный провод цепной связи А

DBR

Daisy Chain В Return

DBR

Обратный провод цепной связи

DK

Data Acknowledge

ВDK

Подтверждение приема данных

DLA

Daisy Chain A Out Left

DLA

Выход цепной связи А налево

DLB

Daisy Chain В In Left

DLB

Вход цепной связи В слева

DRA

Daisy Chain A In Right

DRA

Вход цепной связи А справа

DRB

Daisy Chain В Out Right

DRB

Выход цепной связи В направо

DS

Data Sync

DS

Строб данных

ECL

Emitter- Coupled Logic

ЭСЛ

Эмиттерная логика

E

Enable Geografical

EG

Разрешение географической адресации

F

Fixed Information (Type of Pins)

ф

Фиксированная информация (тип штырьков)

F

(Pins) Free Pins

F

Свободные штырьки

FBP

FASTBUS Protocol

ФП

ФАСТБАС-протокол

FIFO

First In, First Out

ПВПВ

Первым вошел, первым вышел

G

Global Bit

G

Бит глобальности

GA

Geografical Address

GA

Географический адрес

GAC

Geografical Address Control

УГА

Управление географической адресацией

GK

Grant Acknowledge

GK

Подтверждение приема разрешения на арбитраж

GP

Group Address

GP

Адрес группы

GP

Group Address Field

GP

Поле адреса группы

I

Information

И

Информация (тип линии)

IA

Internal Address

IA

Внутренний адрес

IA

Information for Arbitration Bus (Type of Line)

ИА

Информация о линиях арбитража (тип линии)

ID

Device Identification

ИУ

Идентификатор устройства

IDC

Insulation Displacement Connector

РСИ

Разъем со смещаемой изоляцией

ISO

Interrupt ServiceDevice

УОП

Устройство обслуживания прерываний

L

Local Bit

L

Локальный бит

LED

Light Emitting Diode

СД

Светодиод

LSB

Least Significant Bit

МР

Младший разряд

M

Master

М

Мастер

MA

Module Address

МА

Адрес модуля

MAC

Module AuxiliaryConnector

ВРМ

Вспомогательный разъем модуля

MCB

Module Circuit Board

ППМ

Печатная плата модуля

MS

Mode Select

MS

Выбор режима передачи

MSB

Most Signifacant Bit

СР

Старший разряд

MSC

Module SegmentConnector

СРМ

Сегментный разъем модуля

NTA

Next Transter Address

NTA

Адрес следующей передачи

PA

Parity

РА

Четность

PE

Parity Enable

РЕ

Разрешение контроля по четности

PI

Processor Interface

ИП

Интерфейс процессора

PROM

Programmable Read-Only Memory

ППЗУ

Программируемое постоянное запоминающее устройство

R

Read

R

Чтение

R

Reserved Line

R

Зарезервированная линия

RB

Reset Bus

RB

Сброс магистрали

RD

Read Line

RD

Линия чтения

RH

Run/Halt Switch

ПРО

Переключатель работы/ останов

RX

Receive Serial Line

RX

Приемная последовательная линия

S

Slave

С

Слуга

S

Set Bit

S

Бит установки

S

Serial Data, Timing Independent of Parallel Bus (Type of Line)

П

Последовательные данные, таймирование которых не зависит от параллельной магистрали (тип линии)

SDS

Sparce Data Scan

СРД

Сканирование редких данных

SHL

System Handshake Logic

ЛСП

Логика системного подтверждения

SI

Segment Interconnect

СС

Соединитель сегментов

SR

Service Request

SR

Запрос на обслуживание

SRH

Service Request Handler

МОЗ

Модуль обработки запросов

SS

Slave Status

SS

Состояние слуги

Т

Timing (Type of Line)

Т

Таймирование (тип линии)

ТА

Timing for Arbitration Bus (Type of Line)

ТА

Таймирование арбитража (тип линии)

TP

Т Pin

ТР

Штырек для выдачи запроса на линию AD

TR

Terminated Restricted Use Line

TR

Согласованная линия ограниченного применения

TTL

Transistor-Transistor Logic

ТТЛ

Транзистор-транзисторная логика

TX

Transmit Serial Line

ТХ

Передающая последовательная линия

UR

Unterminated Restricted Use Line

UR

Несогласованная линия ограниченного применения

W

Write

W

Запись

WT

Wait

WT

Ожидание

2.5. Символы

ГЛАВА 3. СИГНАЛЫ, СИГНАЛЬНЫЕ ЛИНИИ И ШТЫРЬКИ РАЗЪЕМОВ

Эта глава содержит разъяснения терминологии, используемой при описании сигналов, сигнальных линий и штырьков, а также краткую характеристику их применения.

3.1. Типы сигнальных линий

Сигналы, используемые в системе ФАСТБАС, могут быть классифицированы следующим образом.

Таймирование  -    фронты этих сигналов используются для разграничения ФАСТБАС-циклов, содержащих информацию об адресе или о данных, либо об арбитраже.

Управление       -    уровень этих сигналов определяется в моменты фронтов таймирующих сигналов для последующего установления типа операции. Действие управляющих линий зависит от момента появления фронтов импульсов.

Информация     -    уровень этих сигналов в момент фронта таймирующего сигнала выражает действие, определяемое управляющими линиями и запускающим фронтом.

Асинхронные    -    некоторые ФАСТБАС-сигналы могут быть инициированы событиями, которые не синхронизированы с ФАСТБАС-протоколом. Примерами являются запросы на обслуживание и арбитраж.

Последовательные данные - независимая последовательная магистраль, которая действует на основе протокола последовательной сети ФАСТБАС.

Фиксированные -   информация, указывающая физическое положение модулей в крейт-сегменте или кабель-сегменте, фиксированная в том смысле, что она не может быть изменена ФАСТБАС-операциями.

3.2. Обозначения характера сигналов

Сигналы обозначаются следующим образом: если XX - сигнал на магистрали, то на логических диаграммах ВХХ используется для обозначения буферированного привходящего сигнала и IXX - для генерированного внутри выходящего сигнала магистрали. Состояние или изменение состояния сигнала XX показывается следующим способом:

XX (u) - переход от 0 к 1 (up);

X (d) - переход от 1 к 0 (down);

XX (t) - переход от одного уровня к другому (toggle - коленчатый изгиб);

ХХ= 1 - сигнал выставлен;

ХХ = 0 - сигнал не выставлен.

3.3. Краткое описание сигналов, линий и штырьков

В дополнение к имени сигнала каждый подзаголовок в этой главе содержит, в скобках, указания на применение сигнала в соответствии с определением, данным в таблице, и на возможные источники сигнала. Каждый сигнал воплощается магистральной линией как в крейт-сегменте, так и в кабель-сегменте, если в описании не оговорено иное.

Сигнальные линии ФАСТБАС и штырьки разъемов, описанные в п. 3.3, должны быть выполнены в ФАСТБАС-сегментах и должны использоваться в соответствии с обязательными требованиями, описанными в настоящем стандарте.

3.3.1. AS - строб адреса (Т, мастер)

Таймирующий сигнал AS выдается после установления сигналов на линиях AD адрес/данные и MS выбор режима передачи, возбуждаемых мастером после получения права владения магистралью. По получении этого сигнала слуги сопоставляют адрес и его тип с адресом и типом, которые были встроены или запрограммированы в cлуге. Слуги, не признавшие адрес, не предпринимают дальнейших действий до следующего сигнала AS (u), когда они снова будут выполнять сопоставление адресов.

3.3.2. АК - подтверждение приема адреса (Т, слуга или вспомогательная логика ВЛ)

Таймирующий сигнал АК выдается слугой после признания своего географического или логического адреса в первичном адресном цикле. Получение сигнала АК действующим мастером показывает, в соответствии с состоянием линий MS <2:0>, что выполнено соединение либо с одним слугой, либо широкое соединение с несколькими слугами. В первом случае АК выдает слуга, во втором случае подтверждение АК выдает вспомогательная логика ВЛ.

3.3.3. EG - разрешение географической адресации (УТ, мастер или ВЛ)

Управляющий сигнал EG выдается мастером или вспомогательной логикой. По получении этого сигнала слуги сопоставляют свой географический адрес с адресом, кодированным на младших линиях AD. Географический адрес вводится в модуль через сегментный разъем с кодированными штырьками, а в устройстве, подключенном к кабель-сегменту, - задается при помощи механически переключаемого регистра.

3.3.4. MS - выбор режима передачи (У, мастер)

Три управляющих сигнала режима передачи выдаются мастером во время адресного цикла, чтобы определить тип соединения. Во время циклов передачи данных мастер возбуждает линии MS и RD, чтобы указать режим передачи данных. В адресном цикле MS указывает доступ или к области адресов данных, или к области адресов регистров управления и состояний конкретного устройства или нескольких устройств при широкой операции. В цикле передачи данных управляющие сигналы MS определяют сканирование редких данных, вторичный адрес, передачу блока или принудительную передачу блока.

3.3.5. AD - адрес/данные (И, мастер или слуга)

Тридцать две информационные линии AD предназначены для передачи информации во время ФАСТБАС-операции. Сигналы AD выдаются мастером в циклах записи и слугой в циклах чтения. Линии обозначаются AD <31:00>, где AD31 - старший разряд.

3.3.6. SS - состояние слуги (И, слуга)

В первичном адресном цикле три информационных сигнала SS выдаются или соединителем сегментов, или слугой, чтобы отобразить состояние соединений в сети сегментов или состояние соединений с устройством. В цикле передачи данных эти сигналы выдаются присоединенным слугой, чтобы показать состояние слуги. В обоих случаях сигнал SS = 0 показывает, что цикл был успешным.

3.3.7. DS - строб данных (Т, мастер)

Таймирующий сигнал DS выдает мастер, чтобы начать цикл передачи данных. По получении этого сигнала, присоединенные слуги используют сигнал RD, чтобы определить, выставлять ли данные на линии AD при RD = 1 - чтении или принимать данные при RD = 0 - записи. Подобным образом расшифровываются сигналы MS <2:0>, чтобы определить режим операций. Прежде чем выдать DS, мастер должен выждать время установления сигналов на управляющих и информационных линиях.

3.3.8. DK - подтверждение приема данных (Т, слуга или ВЛ)

Единственный присоединенный слуга всегда выдает таймирующий сигнал DK в ответ на DS. При широкой операции DK выдается в системном подтверждении (см. гл. 7). Значение MS во время первичной адресации определяет, какой будет источник DK.

3.3.9. RD - чтение (У, мастер)

Мастер выдает RD, чтобы указать присоединенному слуге направление потока данных на линиях AD, РЕ и РА. В адресном цикле и при записи в цикле передачи данных RD = 0, при этом мастер выдает AD, РЕ и РА, при чтении RD = 1 в цикле передачи данных, причем упомянутые линии возбуждает слуга.

3.3.10. РЕ - разрешение контроля по четности (И, мастер или слуга)

Информационный сигнал РЕ выдается устройством, чтобы показать что генерирован сигнал нечетности для АD-линий. Линия РЕ может быть возбуждена мастером в адресном цикле и в циклах записи, а также слугой в циклах чтения. Выдача РЕ не гарантирует, что будет происходить проверка четности.

3.3.11. РА - четность (И, мастер или слуга)

Сигнал РА выдают мастер или слуга если они выдают РЕ. Если в слове AD <31:00> имеется четное число битов, установленных в логическую 1, то РА устанавливается в логическую 1.

3.3.12. WT - ожидание (А, любое устройство)

Выдача сигнала WT устанавливает в начальное состояние таймеры ответных действий и запрещает их работу в мастере, а также запрещает выдачу таймирующих фронтов мастерами и слугами. Этот сигнал генерируют соединители сегментов, а также слуги и диагностические модули, чтобы показать действующему мастеру, что, прежде чем он получит ожидаемый ответ, будет продолжительная задержка. Использование сигнала WT в целях диагностики позволяет запускать систему одиночными шагами.

3.3.13. AR - запрос на арбитраж (А, мастер)

Управляющий сигнал AR выдает мастер, чтобы запросить владение магистралью в своем сегменте. Управление таймированием арбитража, получив AR, начинает цикл арбитража, как только это разрешит действующий мастер.

3.3.14. AG - разрешение на арбитраж (ТА, вспомогательная логика)

Линия AG возбуждается вспомогательной логикой, чтобы начать циклы арбитража, в течение которых претендующие мастера выясняют, кто из них будет следующим действующим мастером.

3.3.15. AL - уровень арбитража (ИА, мастер)

Линии AL <05:00> уровня арбитража возбуждаются мастерами, участвующими в цикле арбитража. Возбуждение линии отображают приоритет мастера в своем сегменте или системе. Правила выдачи сигналов AL детально описаны в гл. 6.

3.3.16. GК - подтверждение приема разрешения на арбитраж (ТА, мастер)

Сигнал GK выдает мастер, который участвовал в арбитраже и выиграл самый последний цикл арбитража. До тех пор, пока мастер не выдал сигнал GK, он называется подготовленным мастером. Действующий мастер - это такой мастер, который выдал GK или AS. Правила выдачи GK даны в гл. 6.

3.3.17. AI - запрет запроса на арбитраж (УА, вспомогательная логика)

Управление таймированием арбитража (УТА) выдает AI, чтобы показать наличие неудовлетворенных запросов после цикла арбитража. Мастера, работающие в протоколе гарантированного доступа, не будут выдавать запрос AR и таким образом воздержатся от участия в последующих циклах арбитража, пока все мастера, выставляющие AR, не получат владение магистралью и не завершат свои операции.

3.3.18. SR - запрос на обслуживание (А, мастер или слуга)

Устройство, которое нуждается в обслуживании, может в любой момент выдать сигнал SR. Мастер, назначенный для наблюдения за линией SR, получив владение магистралью, может предпринять необходимые действия.

3.3.19. RB - сброс магистрали (А, мастер или мастер через СС)

Сигнал RB выдает мастер, располагающий достаточной информацией, чтобы ввести сегмент в свое начальное или спокойное состояние. Этот асинхронный сигнал может быть использован для предварительной подготовки сегмента перед инициализацией или диагностикой. В последнем случае перед началом диагностических процедур важно ограничиться минимальными воздействиями на сегмент.

3.3.20. ВН - магистраль остановлена (У, вспомогательная логика)

Сигнал ВН выдается только логикой работа/останов в управлении таймированием арбитража, когда логика обнаруживает запрос на останов от переключателя работа/останов. Этот сигнал, генерированный совместно с АК, указывает на неактивное состояние остановленного сегмента, позволяя всем устройствам, расположенным в сегменте, защитить себя от спонтанных сигналов, которые могут быть генерированы в магистрали вследствие разных причин. Сигнал ВН особо предназначен для защиты против ложного сигнала RB.

3.3.21. GA - географический адрес (Ф, запаянная кодирующая схема)

Пять штырьков GA двоично кодированы на разъеме в каждой позиции в крейте-сегменте, причем код однозначно выражает номер позиции модуля. GA = 00 представляет крайнюю правую позицию, если смотреть на крейт спереди. Когда выдан сигнал EG, все устройства в сегменте сопоставляют код своих штырьков с кодом на пяти младших линиях AD, чтобы определить, не адресованы ли они географически. Каждое устройство в кабель-сегменте имеет регистр из пяти переключателей, которые используются для географической адресации вместо штырьков GA.

3.3.22. ТР - Т-штырьки (И, слуга)

В каждой позиции разъем имеет Т-штырек, соединенный с одной из AD-линий. В позиции 00 Т-штырек соединен с линией AD00 и т.д. Эти штырьки используются для индикации присутствия данных в модуле в ответ на начало сканирования редких данных или для выбора узора битов, показывающего источники сигнала SR в сегменте. Эти штырьки могут быть также использованы для выбора устройства.

3.3.23. DL, DR - цепная связь (И, мастер или слуга)

В крейт-сегменте предусмотрены две независимые цепные связи А и В, чтобы обеспечить возможность передачи сообщений между соседними модулями. В каждой позиции модулей звено обеих цепей имеет соединения с прилегающим разъемом в позиции слева (DLA и DLB) и с разъемом справа (DRA и DRB). Каждая цепь имеет обратный провод (DAR и DBR). Цепь А используется для передачи информации справа налево, цепь В для передачи слева направо, (см. табл. XX и рис. 33).

Использование цепных связей ФАСТБАС не должно мешать использованию ФАСТБАС-протокола.

Использование цепных связей не определяется настоящим стандартом.

В позициях без модулей цепные связи разорваны. Это должно быть учтено при подготовке крейт-сегмента для использования цепных связей.

3.3.24. ТХ, RX - линии Последовательной сети (А, мастер или слуга)

В крейт-сегменте линии Последовательной сети обеспечивают любому модулю удобный доступ к Последовательной сети ФАСТБАС. Применяются эти линии в соответствии с протоколом Последовательной сети ФАСТБАС. Соединение между последовательными линиями одного крейт-сегмента и Последовательной сетью ФАСТБАС может быть выполнено при помощи интерфейса в модуле или на задней кросс-плате крейт-сегмента.

3.3.25. TR - согласованные линии ограниченного применения

Применение TR линий ограничено специальными системами, в которых требуется обеспечить функции, асинхронные стандартным операциям в магистрали. Эти применения следует ограничивать, быстродействующими дифференциальными счетчиками, схемами пропускания и т.п.

TR-линии не следует использовать взамен операций в соответствии со стандартным протоколом.

TR-линии следует согласовывать в соответствии с указаниями гл. 7.5.

Предупреждение. Поскольку применение TR-линий не стандартизовано, модули различного типа, присоединенные к линиям, могут оказаться несовместимыми в работе.

3.3.26. UR - несогласованные линии ограниченного применения

Применение UR-линий ограничено аналоговыми сигналами в специальных системах. Пределы напряжений и токов определены в п. 3.4.1.

3.3.27. Другие линии и штырьки

В крейте имеются резервные линии, линии для подвода питания, а также четыре FP-штырька для свободного использования, не соединенные линиями. Они стандартизованы в гл. 13. Допустимые напряжения для этих FP-штырьков определены в п. 3.4.1.

3.4. Нагрузка линий

Устройство должно иметь передающую и приемную схемы пропускания или их эквивалент с целью нагрузки для четырех линий таймирования магистрали AS, DS, АК и DК.

Реализацию на конкретных элементах (ЭСЛ, ТТЛ и т.п.) см. в приложении А.

3.4.1. Допустимые пределы токов и напряжений для сигнальных линий и F-штырьков

Напряжение на несогласованных линиях UR ограниченного применения и на F-штырьках не должно превышать 15 В. Ток через сигнальные линии не должен превышать 100 мА.

ГЛАВА 4. ФАСТБАС-ОПЕРАЦИИ. АДРЕСАЦИЯ

ФАСТБАС-операция имеет три четко различимые фазы. В течение первой фазы, первичного адресного цикла, мастер, овладевший магистралью, устанавливает соединение с одним или несколькими слугами. Состояние линий MS выбора режима во время первичного адресного цикла совместно с информацией на АD-линиях используется каждым слугой, чтобы определить, следует ли ему присоединяться к мастеру. Во время следующей фазы передачи данных присоединенные слуги реагируют на циклы, начинаемые мастером. В циклах передачи данных слуги определяют характер информации на AD-линиях по сигналам на трех линиях MS. Специальным типом данных является вторичный адрес, который присоединенные слуги используют для выбора различных регистров или функций, не нуждаясь в первичных адресных циклах. Циклы передачи данных продолжаются до заключающей последовательности фронтов, при которой мастер сообщает присоединенному слуге (или слугам), что следует разорвать связку.

Система ФАСТБАС состоит из ряда автономных сегментов, которые могут быть связаны на время межсегментных операций. Устройства, принадлежащие одному сегменту, должны быть отличимы от устройств другого сегмента. Подобным образом устройства внутри одного сегмента должны быть отличимы друг от друга. Эти различия выявляются во время первичного адресного цикла, который выполняется по трем различным, но совместимым схемам адресации: географической, логической и широкой. Географической адресацией используются адреса, определяемые позицией устройства. Эта адресация должна быть использована для инициализации систем. Логическая адресация является общей схемой адресации, для обеспечения которой каждому устройству при инициализации присваивается область 32-разрядных адресов, на которые устройство будет реагировать во время первичных адресных циклов. При географической и логической адресации к мастеру присоединяется лишь единственный слуга. При широкой адресации к одному мастеру могут присоединиться много слуг. Используемая техника адресации позволяет каждому сегменту обнаруживать широкую адресацию, а каждому слуге в выбранном сегменте присоединяться к действующему мастеру.

Обсуждение и стандартизуемые правила в этой главе относятся к интерпретации адресов. В следующей гл. 5 детально обсуждаются способы генерации первичных адресных циклов и циклов передачи данных различных типов, а также способы ответов на такие циклы.

В системе ФАСТБАС для первичного адреса используются 32 разряда. Старшие биты первичного адреса определяют сегмент. Именно это поле адреса группы GP используется каждым соединителем сегментов, чтобы определить, следует ли передавать первичный адрес в другой сегмент. Поле GP имеет ширину (п битов на рис. 6), которая зависит от требований конкретной системы. Ширина поля адреса группы может изменяться от сегмента к сегменту в соединенной системе, однако рекомендуется, чтобы ширина GP в конкретной системе была фиксирована.

4.1. Логическая адресация

При логической адресации биты, смежные полю GP адреса группы, используются для выбора конкретного устройства внутри сегмента. Комбинация из этого поля МА адреса модуля и поля GP называется полем DA адресов устройства. Границы между полями GP и МЛ определяются нечетко в том смысле, что несколько различных нолей GP могут быть выделены устройствам в одном и том же сегменте. Поскольку в первичном адресном цикле слуги всегда исследуют все 32 адресных бита, поле адреса модуля МА конкретного устройства может включать некоторые из младших битов поля GP, используемого соединителем сегментов.

Номера групп в каждом сегменте следует располагать подряд, причем их можно использовать лишь один раз в пределах сообщающихся частей системы. В системах с преобразующими соединителями сегментов (см. п. 10.1) это означает, что, если в сегменте использованы п преобразуемых групп от GP (0) до GP (п-1), то эти группы не могут быть использованы где-нибудь в другом месте в любом системном контексте, однако их можно использовать местно в других сегментах.

Рис. 6. Формат логического адреса

Во время первичного адресного цикла при обращении к области адресов данных регистр внутри устройства выбирается кодом, определяемым полем IA внутренних адресов. После того, как это поле выделено для устройства, все остающиеся из 32 битов образуют поле DA адресов устройств. Комбинация из адреса устройства и внутреннего адреса образует логический адрес. Устройства с широким полем IA (т битов на рис. 6) имеют соответственно более узкое поле DA и наоборот. Поле IA может быть даже нулевой ширины. Рекомендуется, чтобы наименьший внутренний адрес, применяемый в устройстве был адрес 0. Внутренний адрес используется при выборе слуги, чтобы иметь возможность выявить внутренние адреса во время адресного цикла.

Число регистров данных, идентифицируемых в устройстве, не ограничено числом, допускаемым полем внутренних адресов. Большие адресные пространства для каждого устройства обеспечиваются вторичными адресными циклами. Кроме того, во время первичного адресного цикла код на линиях MS выбора режима показывает, какая из областей должна быть выбрана - область адресов данных или область CSR - область регистров управления и состояний. Поскольку область адресов выбирается в первичном адресном цикле, во вторичном адресном цикле могут быть изменены лишь адреса внутри предварительно выбранной адресной области. В то время, как регистры в области адресов данных могут быть размещены любым способом в соответствии с полем IA, выбранным для устройства, расположение и применение регистров в области CSR стандартизовано (см. гл. 8).

Все пригодные для записи регистры как в области адресов данных, так и в области CSR следует делать пригодными для чтения.

Стандартизация регистров управления и состояний и наличие вторичных адресных циклов означают, что широкая адресация области адресов CSR может быть использована мастером для выбора ряда слуг, каждый из которых может затем принять участие в одной и той же операции.

Один из CSR-регистров предназначен для логического адреса устройства. Этот регистр содержит адрес устройства, который сопоставляется с адресом на AD-линиях во время первичных адресных циклов при выборе либо области адресов данных, либо области адресов CSR. Если во время первичного адресного цикла адрес устройства совпадает с адресом на AD-линиях, то слуга присоединяется к мастеру. Логически адресуемым устройствам в результате инициализации должны быть присвоены логические адреса.

Каждое логически адресуемое устройство должно иметь свой логический адрес, определенный регистром CSR-3, пригодным для записи и чтения. Этот регистр должен быть доступен для географической адресации и загружен в процессе инициализации системы до того, как будут задействованы схемы узнавания адреса устройства. Устройство не должно реагировать на логическую адресацию, если не задействованы эти схемы.

Поле DA логического адреса должно быть размещено вплотную к левой стороне поля IA внутренних адресов данных и должно простираться до старшего разряда адреса включительно.

Если в устройстве используется только область адресов CSR, ноле DA должно быть шириной в 32 разряда адреса.

В устройствах, которые имеют как поле адресов данных, так и поле адресов CSR, ширина поля DA должна быть определена требованиями к полю адресов данных.